运算放大器的制作方法

1.本发明涉及运算放大器技术领域，尤其涉及一种运算放大器。


背景技术：

2.在模拟电路中，运算放大器被广泛用于信号采集、放大、运算等等，在对运算放大器进行设计的过程中，需要考虑到低功耗、高增益、低噪声、低失调等效果，目前对运算放大器的设计多采用复杂的斩波技术和自动归零技术，结构复杂，且传统的两级放大器难以获得较高的增益，也难以同时实现运算放大器的高增益、低噪声和低失调。


技术实现要素：

3.本发明的目的在于提供一种运算放大器，能够有效降低噪声、降低失调电压并实现高增益。
4.为实现上述目的，本发明提供了一种运算放大器，包括：
5.输入级电路，包括第一差分对管，所述第一差分对管用于接收第一电压信号和第二电压信号，所述第一电压信号和所述第二电压信号为差模信号，所述第一差分对管用于将所述第一电压信号和所述第二电压信号进行放大；
6.中间级电路，所述中间级电路的输入端与所述输入级电路的输出端连接，用于对所述输入级电路的输出信号进行放大；
7.输出级电路，所述输出级电路的输入端与所述中间级电路的输出端连接，所述输出级电路用于对所述中间级电路的输出信号进行放大；以及
8.偏置电路，所述偏置电路用于向所述输入级电路、所述中间级电路和所述输出级电路提供偏置电流。
9.可选的，所述输入级电路还包括第一晶体管，所述第一晶体管用于向所述第一差分对管提供偏置电流，所述第一差分对管包括第二晶体管和第三晶体管；
10.所述第一晶体管的控制端与所述偏置电路连接以控制所述第一晶体管工作，所述第一晶体管的输入端与电源连接，所述第一晶体管的输出端连接所述第二晶体管的和所述第三晶体管的输入端，所述第二晶体管的控制端用于接收所述第一电压信号，所述第三晶体管的控制端用于接收所述第二电压信号，所述第一晶体管和所述第三晶体管的输出端连接所述中间级电路的输入端。
11.可选的，所述中间级电路包括第四晶体管和第二差分对管，所述第四晶体管用于向所述第二差分对管提供偏置电流，所述第二差分对管包括第五晶体管和第六晶体管；
12.所述第四晶体管的控制端与所述偏置电路连接以控制所述第四晶体管工作，所述第四晶体管的输入端与电源连接；所述第四晶体管的输出端与所述第五晶体管和所述第六晶体管的输入端连接，所述第五晶体管的控制端连接所述第二晶体管的输出端，所述第六晶体管的控制端连接所述第三晶体管的输出端。
13.可选的，所述输入级电路还包括第十五晶体管和第十六晶体管，所述第十五晶体
管的控制端和所述第六晶体管的控制端连接并与所述第二晶体管的输出端连接，所述第十五晶体管的输入端与所述第二晶体管的输出端连接，所述第十五晶体管的输出端接地；所述第十六晶体管的输入端和所述第三晶体管的输出端连接，所述第十六晶体管的输出端接地。
14.可选的，所述中间级电路还包括第七晶体管、第八晶体管、第九晶体管和第十晶体管，所述第七晶体管和所述第八晶体管的输入端连接电源，所述第七晶体管的控制端和所述第八晶体管的控制端连接所述第七晶体管的输出端，所述第七晶体管的输出端连接所述第九晶体管的输入端，所述第八晶体管的输出端连接所述第十晶体管的输入端，所述第九晶体管和所述第十晶体管的控制端连接所述偏置电路以控制所述第九晶体管和所述第十晶体管工作，所述第九晶体管的输出端连接所述第五晶体管的输出端，所述第十晶体管的输出端连接所述第六晶体管的输出端；所述第八晶体管的输出端连接至所述输出级电路的输入端。
15.可选的，所述中间级电路还包括第十一晶体管和第十二晶体管，所述第十一晶体管的控制端和所述第十二晶体管的控制端连接所述偏置电路以控制所述第十一晶体管和所述第十二晶体管工作，所述第十一晶体管的输入端连接所述第九晶体管的输出端，所述第十一晶体管的输出端接地；所述第十二晶体管的输入端连接所述第十晶体管的输出端，所述第十二晶体管的输出端接地。
16.可选的，所述输出级电路包括第十三晶体管和第十四晶体管，所述第十三晶体管的控制端连接所述第八晶体管的输出端，所述第十三晶体管的输入端连接电源，所述第十三晶体管的输出端连接所述第十四晶体管的输入端，所述第十三晶体管的输出端作为所述输出级电路的输出端，所述第十四晶体管的控制端连接所述偏置电路以控制所述第十四晶体管工作，所述第十四晶体管的输出端接地。
17.可选的，所述偏置电路包括第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管和第二十一晶体管；
18.所述第十七晶体管、所述第十八晶体管和所述第十九晶体管的输入端连接电源，所述第十七晶体管、所述第十八晶体管、所述第十九晶体管、所述第一晶体管的控制端和所述第四晶体管的控制端连接所述第十七晶体管的输出端，所述第十七晶体管的输出端接地；所述第十八晶体管的输出端连接所述第二十晶体管的控制端和输入端，所述第二十晶体管的输出端接地，所述第十八晶体管的输出端连接所述第十一晶体管、所述第十二晶体管和所述第十四晶体管的控制端；所述第十九晶体管的输出端连接所述第二十一晶体管的控制端和输入端以及所述第九晶体管和所述第十晶体管的控制端，所述第二十一晶体管的输出端接地。
19.可选的，运算放大器还包括第一补偿电路，所述第一补偿电路包括串联的第一电阻和第一电容，所述第一补偿电路串接在所述第五晶体管的控制端和所述第十晶体管的输出端之间。
20.可选的，运算放大器还包括第二补偿电路，所述第二补偿电路包括串联的第二电阻和第二电容，所述第二补偿电路串接在所述第十晶体管的输出端和所述第十三晶体管的输出端之间。
21.本发明的运算放大器中，输入级电路的第一差分对管对输入的差模信号进行放
大，由于第一差分对管对差模信号放大时能够将噪声进行消除，从而能够有效降低噪声而减少外界噪声对运算放大器的干扰，第一差分对管还能够降低失调电压，从而降低失调电压对运算放大器的影响；偏置电路向输入级电路、中间级电路和输出级电路提供偏置电流以使输入级电路、中间级电路和输出级电路正常工作，输入级电路、中间级电路和输出级电路实现对输入的差模信号的三级放大，从而实现运算放大器的高增益。
附图说明
22.图1是本发明实施例运算放大器的模块图。
23.图2是本发明实施例运算放大器的电路原理图。
具体实施方式
24.为了详细说明本发明的技术内容、构造特征、实现的效果，以下结合实施方式并配合附图详予说明。
25.如图1至图2所示，本发明公开了一种运算放大器，包括输入级电路100、中间级电路200、输出级电路300及偏置电路400。
26.其中，输入级电路100包括第一差分对管，第一差分对管用于接收第一电压信号和第二电压信号，第一电压信号和第二电压信号为差模信号，第一差分对管用于将第一电压信号和第二电压信号进行放大。
27.中间级电路200的输入端与输入级电路100的输出端连接，用于对输入级电路100的输出电压进行放大。
28.输出级电路300的输入端与中间级电路200的输出端连接，输出级电路300用于对中间级电路200的输出电压进行放大。
29.偏置电路400用于向输入级电路100、中间级电路200和输出级电路300提供偏置电流。
30.本发明实施例提供的运算放大器中，输入级电路100的第一差分对管对输入的差模信号进行放大，由于第一差分对管对差模信号放大时能够将噪声进行消除，从而能够有效降低噪声而减少外界噪声对运算放大器的干扰，第一差分对管还能够降低失调电压，从而降低失调电压对运算放大器的影响；偏置电路400向输入级电路100、中间级电路200和输出级电路300提供偏置电流以使输入级电路100、中间级电路200和输出级电路300正常工作，输入级电路100、中间级电路200和输出级电路300实现对输入的差模信号的三级放大，从而实现运算放大器的高增益。
31.请参阅图2，本发明实施例的运算放大器中，输入级电路100还包括第一晶体管m1，第一差分对管包括第二晶体管m2和第三晶体管m3，第一晶体管m1的控制端与偏置电路400连接以控制第一晶体管m1工作，第一晶体管m1的输入端与电源vdd连接，第一晶体管m1的输出端连接第二晶体管m2的和第三晶体管m3的输入端，第二晶体管m2的控制端用于接收第一电压信号v1，第三晶体管m3的控制端用于接收第二电压信号v2，第一晶体管m1和第三晶体管m3的输出端连接中间级电路200的输入端。第一晶体管m1提供的偏置电流在第二晶体管m2和第三晶体管m3之间分流，第一晶体管m1的控制端由偏置电路400提供偏置电压，设置第一差分对管不仅能够对输入信号进行放大、减小失调电压对运算放大器的影响，由于差分
结构的对称性非常好，还能够实现器件的最佳匹配，第一差分对管减小失调电压在结构上简单且易于实现。
32.在一些示例中，如图2所示，中间级电路200包括第四晶体管m4和第二差分对管，第四晶体管m4用于向第二差分对管提供偏置电流，第二差分对管包括第五晶体管m5和第六晶体管m6；第四晶体管m4的控制端与偏置电路400连接以控制第四晶体管m4工作，第四晶体管m4的输入端与电源vdd连接；第四晶体管m4的输出端与第五晶体管m5和第六晶体管m6的输入端连接，第五晶体管m5的控制端连接第二晶体管m2的输出端，第六晶体管m6的控制端连接第三晶体管m3的输出端。第四晶体管m4提供的偏置电流在第五晶体管m5和第六晶体管m6之间分流，第四晶体管m4的控制端由偏置电流提供偏置电压，第一差分对管的输出电压经由第二差分对管进一步放大，进一步提高运算放大器的增益，且第二差分对管能够进一步降低噪声和失调电压。
33.具体地，第一晶体管m1、第一差分对管、第四晶体管m4和第二差分对管均为pmos管，第一晶体管m1和第四晶体管m4的源极与电源vdd连接，第一晶体管m1的漏极与第二晶体管m2和第三晶体管m3的源极连接以向第二晶体管m2和第三晶体管m3提供偏置电流，第四晶体管m4的漏极与第五晶体管m5和第六晶体管m6的源极连接以向第五晶体管m5和第六晶体管m6提供偏置电流，第一晶体管m1和第四晶体管m4的栅极与偏置电路400连接以控制第一晶体管m1和第二晶体管m2工作；第二晶体管m2的栅极连接第一电压信号v1，第三晶体管m3的栅极连接与第一电压信号v1相位相反的第二电压信号v2；第二晶体管m2的漏极连接第五晶体管m5的栅极，第三晶体管m3的漏极连接第六晶体管m6的栅极，通过第五晶体管m5和第六晶体管m6对输入级电路100的输出电压进一步放大。本实施例中，将第一差分对管和第二差分对管设置为pmos管，能够有效降低器件的内部噪声。当然，第一晶体管m1、第一差分对管、第四晶体管m4和第二差分对管不限于设为pmos管，也可以根据需要设置为nmos管。
34.在具体的示例中，如图2所示，输入级电路100还包括第十五晶体管m15和第十六晶体管m16，第十五晶体管m15的控制端和第六晶体管m6的控制端连接并与第二晶体管m2的输出端连接，第十五晶体管m15的输入端与第二晶体管m2的输出端连接，第十五晶体管m15的输出端接地；第十六晶体管m16的输入端和第三晶体管m3的输出端连接，第十六晶体管m16的输出端接地。具体地，第十五晶体管m15和第十六晶体管m16均为nmos管，本实施例中，输入级电路100的开环增益为：
35.av＝g
m2
(r
o2
||r
o15
)
36.其中，g
m2
是第二晶体管m2的跨导，r
o2
是第二晶体管m2的内阻，r
o15
是第十五晶体管m15的内阻；
37.输入级电路100的等效噪声输入公式为：
[0038][0039]
其中，k
p
、kn是与集成电路工艺有关的常量，c
ox
是单位面积内的栅氧化层电容，k是波尔兹曼常数，t是温度。
[0040]
当然本发明实施例输入级电路100不限于此结构，也可以仅设置第一差分对管对输入的差模信号进行放大、对输入噪声进行抑制。
[0041]
更进一步地，中间级电路200还包括第七晶体管m7、第八晶体管m8、第九晶体管m9
和第十晶体管m10，第七晶体管m7和第八晶体管m8的输入端连接电源vdd，第七晶体管m7和第八晶体管m8的控制端连接第七晶体管m7的输出端，第七晶体管m7的输出端连接第九晶体管m9的输入端，第八晶体管m8的输出端连接第十晶体管m10的输入端，第九晶体管m9和第十晶体管m10的控制端连接偏置电路400以控制第九晶体管m9和第十晶体管m10工作，第九晶体管m9的输出端连接第五晶体管m5的输出端，第十晶体管m10的输出端连接第六晶体管m6的输出端；第八晶体管m8的输出端连接至输出级电路300的输入端。
[0042]
更进一步地，中间级电路200还包括第十一晶体管m11和第十二晶体管m12，第十一晶体管m11和第十二晶体管m12的控制端连接偏置电路400以控制第十一晶体管m11和第十二晶体管m12工作，第十一晶体管m11的输入端连接第九晶体管m9的输出端，第十一晶体管m11的输出端接地；第十二晶体管m12的输入端连接第十晶体管m10的输出端，第十二晶体管m12的输出端接地。
[0043]
具体地，第七晶体管m7和第八晶体管m8为pmos管，第九晶体管m9、第十晶体管m10、第十一晶体管m11和第十二晶体管m12为nmos管；其中，第七晶体管m7和第八晶体管m8的源极连接电源vdd，第七晶体管m7和第八晶体管m8的栅极相连并与第七晶体管m7的漏极连接，第七晶体管m7的漏极连接第九晶体管m9的漏极，第八晶体管m8的漏极连接第十晶体管m10的漏极，第九晶体管m9和第十晶体管m10的栅极相连并由偏置电路400提供偏置电压，第九晶体管m9的源极连接第十一晶体管m11的漏极，第十晶体管m10的源极连接第十二晶体管m12的漏极，第十一晶体管m11和第十二晶体管m12的栅极相连并由偏置电路400提供偏置电压，第十一晶体管m11和第十二晶体管m12的源极接地，第八晶体管m8和第十晶体管m10的漏极为中间级电路200的输出端与输出级电路300的输入端连接；
[0044]
在图2的示例中，第四晶体管m4至第十二晶体管m12共同形成折叠型共源共栅结构，使中间级电路200的输入内阻变大以对输入级电路100输出的信号进行进一步放大，从而提供中间级电路200的高增益，而且折叠型共源共栅结构还能够屏蔽输入级电路100，使输入级电路100不会受到中间级电路200和输出级电路300的影响。当然，中间级电路200也不限于上述折叠型共源共栅结构，比如，也可以仅由第二差分对管构成，只要能够对输入级电路100的输出信号进行放大即可；此外，第七晶体管m7、第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11和第十二晶体管m12具体选用pmos管还是nmos管可以根据实际需求设置，本发明实施例对此不作限制。
[0045]
如图2所示，第八晶体管m8和第十晶体管m10在第八晶体管m8的输出端提供高阻抗，从而在第八晶体管m8的漏极也即中间级电路200的输出端提供高电压增益，从而使得中间级电路200的输出摆幅更大。当第三晶体管m3向第六晶体管m6的栅极馈送其放大后的电压时，第六晶体管m6在其漏极输出放大的信号电流，该信号电流几乎都流入了第十晶体管m10，由此产生了电流增益，由于第十晶体管m10与第九晶体管m9共栅级，第十晶体管m10的源极具有低输入阻抗。
[0046]
在图2的示例中，中间级电路200的开环增益为：
[0047]av
＝g
m5
(r
o7
||(g
m9
+g
mb9
)r
o9
(r
o11
||r
o5
))
[0048]
其中，g
m5
和g
m9
分别是第五晶体管m5和第九晶体管m9的跨导，g
mb9
是第九晶体管m9的衬底跨导，r
o5
、r
o7
、r
o9
和r
o11
分别是第五晶体管m5、第七晶体管m7第九晶体管m9和第十一晶体管m11的内阻；
[0049]
中间级电路200的输出摆幅为：
[0050]vdd-(v
od9
+v
od11
+|v
od7
|)
[0051]
其中，v
od9
、v
od11
、和v
od7
分别为第九晶体管m9、第十一晶体管m11和第七晶体管m7的过驱动电压。
[0052]
请继续参阅图2，输出级电路300包括第十三晶体管m13和第十四晶体管m14，第十三晶体管m13的控制端连接第八晶体管m8的输出端，第十三晶体管m13的输入端连接电源vdd，第十三晶体管m13的输出端连接第十四晶体管m14的输入端，第十三晶体管m13的输出端作为输出级电路300的输出端，第十四晶体管m14的控制端连接偏置电路400以控制第十四晶体管m14工作，第十四晶体管m14的输出端接地。通过第十三晶体管m13和第十四晶体管m14能够提高输出级电路300的增益，从而进一步提高运算放大器的增益。
[0053]
具体地，第十三晶体管m13为pmos管，第十四晶体管m14为nmos管，第十三晶体管m13的源极连接电源vdd，第十三晶体管m13的栅极连接第八晶体管m8的漏极，第十三晶体管m13的漏极连接第十四晶体管m14的漏极，第十三晶体管m13的漏极作为输出级电路300的输出端，第十四晶体管m14的源极接地，第十四晶体管m14的栅极由偏置电路400提供偏置电压，第十四晶体管m14。输出级电路300的增益的计算式为：
[0054]av
＝g
m13
(r
o13
||r
o14
)
[0055]
其中，g
m13
为第十四晶体管m14的跨导，r
o13
为第十三晶体管m13的内阻，r
o14
为第十四晶体管m14的内阻；
[0056]
输出级电路300的输出电压摆幅计算式为：
[0057]vdd-(v
od14
+|v
od13
|)
[0058]
其中，v
od13
和v
od14
分别为第十三晶体管m13和第十四晶体管m14的过驱动电压，由此可知，运算放大器的输出级电路300能够具有较大的输出摆幅、结构简单且晶体管数量少，而且第十三晶体管m13和第十四晶体管m14形成共源结构，使输出级电路300的输出电阻小，负载能力强。
[0059]
请继续参阅图2，偏置电路400包括第十七晶体管m17、第十八晶体管m18、第十九晶体管m19、第二十晶体管m20和第二十一晶体管m21；第十七晶体管m17、第十八晶体管m18和第十九晶体管m19的输入端连接电源vdd，第十七晶体管m17、第十八晶体管m18、第十九晶体管m19、第一晶体管m1和第四晶体管m4的控制端连接第十七晶体管m17的输出端以向第一晶体管m1和第四晶体管m4提供偏置电流使第一晶体管m1和第四晶体管m4能够正常工作，第十七晶体管m17的输出端接地。
[0060]
第十八晶体管m18的输出端连接第二十晶体管m20的控制端和输入端，第二十晶体管m20的输出端接地，第十八晶体管m18的输出端连接第十一晶体管m11、第十二晶体管m12和第十四晶体管m14的控制端以向第十一晶体管m11、第十二晶体管m12和第十四晶体管m14提供偏置电流使第十一晶体管m11、第十二晶体管m12和第十四晶体管m14能够正常工作。
[0061]
第十九晶体管m19的输出端连接第二十一晶体管m21的控制端和输入端以及第九晶体管m9和第十晶体管m10的控制端以向第九晶体管m9和第十晶体管m10提供偏置电流使第九晶体管m9和第十晶体管m10能够正常工作，第二十一晶体管m21的输出端接地。
[0062]
通过偏置电路400的第十七晶体管m17、第十八晶体管m18、第十九晶体管m19、第二十晶体管m20和第二十一晶体管m21向输入级电路100、中间级电路200和输出级电路300提
供各级所需要的偏置电流使运算放大器能够正常运行工作。
[0063]
具体而言，第十七晶体管m17、第十八晶体管m18和第十九晶体管m19可以设置为pmos管，第二十晶体管m20和第二十一晶体管m21可以设置为nmos管，当然，本发明实施例不限于此，各个晶体管的具体选用可以根据实际需求设置。
[0064]
经过输入级电路100、中间级电路200和输出级电路300的三级放大，使运算放大器满足了高增益，但也导致了运算放大器的闭环稳定性变差，可能导致运算放大器无法正常工作，因此需要对运算放大器进行补充，提高稳定性。
[0065]
为了提高运算放大器的稳定性，运算放大器还包括第一补偿电路，第一补偿电路包括串联的第一电阻r1和第一电容c1，第一补偿电路串接在第五晶体管m5的控制端和第十晶体管m10的输出端之间，能够提高输入级电路100和中间级电路200的稳定性，补偿相位裕度，使运算放大器能够正常稳定工作，避免出现振荡现象。
[0066]
此外，运算放大器还可以包括第二补偿电路，第二补偿电路包括串联的第二电阻r2和第二电容c2，第二补偿电路串接在第十晶体管m10的输出端和第十三晶体管m13的输出端之间，能够提高中间级电路200和输出级电路300之间的稳定性，从而使运算放大器能够正常稳定工作，避免出现振荡现象。本发明实施例中，可以仅设置第一补偿电路，也可以仅设置第二补偿电路，当然，也可以同时设置第一补偿电路和第二补偿电路。
[0067]
以上所揭露的仅为本发明的较佳实例而已，其作用是方便本领域的技术人员理解并据以实施，当然不能以此来限定本发明的之权利范围，因此依本发明的申请专利范围所作的等同变化，仍属于本发明的所涵盖的范围。