一种半导体器件结构及其制造方法、DRAM和电子设备与流程

本技术涉及但不限于半导体器件领域，尤指一种半导体器件结构及其制造方法、dram和电子设备。

背景技术：

1、动态随机存取存储器(dynamic random access memory,dram)是一种常见的系统内存，广泛应用在个人电脑、笔记本和消费电子产品中，每年的产值占整个半导体行业的30％左右。为了快速提高存储器的集成度和可扩展性，半导体器件的特征尺寸在不断缩小，但现在世界前三大dram公司正在进入1a技术节点，dram单元的尺寸难以再进一步微缩，其电容的面积随着按比例缩小(scaling down)变得越来越困难，制备工艺也越来越复杂，与逻辑器件工艺的兼容性越来越差。

技术实现思路

1、以下是对本文详细描述的主题的概述。本概述并非是为了限制本技术的保护范围。

2、本技术提供了一种半导体器件结构及其制造方法、dram和电子设备，该半导体器件结构具有立体堆叠结构，多个晶体管共用位线，存储密度较大，而且晶体管采用反转沟道，可以获得高开关比。

3、本技术实施例提供一种半导体器件结构，包括：

4、衬底；

5、多个存储单元列，每个所述存储单元列均包括沿第一方向堆叠设置在所述衬底一侧的多个存储单元，所述多个存储单元列在所述衬底上沿第二方向和第三方向排列形成阵列；所述存储单元包括晶体管和电容器，所述晶体管包括半导体柱和栅极，所述半导体柱沿第二方向延伸并且包括源极区、沟道区和漏极区，所述源极区和所述漏极区分别位于所述半导体柱的两端，所述沟道区位于所述源极区和所述漏极区之间，所述栅极环绕在所述沟道区四周；所述电容器环绕在所述漏极区远离所述沟道区一端的四周，所述半导体柱的沟道区为反转沟道区；

6、多条沿第一方向延伸的位线，沿第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极区均与一条共用的位线连接；

7、多条沿第三方向延伸的字线，其中，所述衬底在第三方向上设置有一个存储单元列，此时每条所述字线由沿第三方向排列的一个存储单元列的一个存储单元的晶体管的栅极形成；或者，所述衬底在第三方向上设置有多个存储单元列，此时每条所述字线由沿第三方向排列的多个存储单元的晶体管的栅极连接在一起形成。

8、在本技术实施例中，所述半导体柱的沟道区的半导体材料可以为p型，所述半导体柱的源极区和漏极区的半导体材料可以均为n型。

9、在本技术实施例中，所述半导体柱的沟道区的半导体材料可以为掺硼的硅；所述半导体柱的源极区和漏极区的半导体材料可以均为掺硼和磷的硅，并且在所述半导体柱的源极区和漏极区的半导体材料中，磷的掺杂浓度均大于硼的掺杂浓度。

10、在本技术实施例中，沿第一方向排列的多条字线的长度可以不同，形成阶梯状。

11、在本技术实施例中，所述字线的材料可以为多晶硅和多晶硅锗中的任意一种或多种。

12、在本技术实施例中，所述电容器可以包括内电极板、外电极板、设置在所述内电极板和所述外电极板之间的介电质层，所述漏极区与所述内电极板相连接。

13、在本技术实施例中，所述存储单元列还可以包括层间隔离带，所述层间隔离带设置在所述存储单元列中相邻的两个存储单元的晶体管的栅极之间，将相邻的两个存储单元的晶体管的栅极隔离开。

14、在本技术实施例中，所述层间隔离带的材料可以为氧化硅。

15、在本技术实施例中，所述晶体管还可以包括栅极介电层，所述栅极介电层设置在所述沟道区与所述栅极之间。

16、在本技术实施例中，所述栅极介电层的材料可以选自二氧化硅、hfo2、zro和al2o3中的任意一种或多种。

17、在本技术实施例中，所述半导体器件结构还可以包括一个或多个沿第一方向延伸的存储单元隔离柱，在第二方向上可以每间隔两个存储单元列设置有一个所述存储单元隔离柱。

18、在本技术实施例中，所述存储单元隔离柱的材料可以为氧化硅。

19、在本技术实施例中，所述半导体器件结构还可以包括内部支撑层，所述内部支撑层设置在沿第一方向相邻的两个半导体柱之间，配置为对所述半导体柱提供支撑。

20、在本技术实施例中，所述内部支撑层可以位于所述存储单元隔离柱两侧。

21、在本技术实施例中，所述内部支撑层的材料可以为sin。

22、本技术实施例还提供一种半导体器件结构的制造方法，包括：

23、s10：在衬底一侧按照牺牲层和初始半导体层的顺序沿第一方向堆叠设置由多个牺牲层和多个初始半导体层组成的外延层，并使所述外延层中离所述衬底最远的一层为牺牲层；

24、s20：在所述外延层中定义出存储单元区，并沿第一方向刻蚀出存储单元隔离槽，以及在所述存储单元隔离槽中填充存储单元隔离柱；

25、s30：去除非字线区的牺牲层，保留字线区的牺牲层；剩余的初始半导体层形成多条沿第一方向和第三方向阵列排列并且沿第二方向延伸的初始半导体柱，所述初始半导体柱在第二方向上包括位于两端的源极区和漏极区、位于所述源极区和所述漏极区之间的沟道区；改变所述初始半导体柱的源极区和漏极区的半导体材料的极性，并以所述字线区的牺牲层为掩膜保持所述初始半导体柱的沟道区的极性不变，得到具有源极区、漏极区和反转沟道区的半导体柱；去除所述字线区的牺牲层；

26、s40：在所述半导体柱的沟道区四周设置环绕所述沟道区的栅极，得到多个由所述半导体柱和所述栅极形成的晶体管；以及，若在第三方向上排列的半导体柱有一条，则使这一条半导体柱上的栅极作为字线；或者，若在第三方向上排列的半导体柱有多条，则使在第三方向上排列的多条半导体柱上的栅极在第三方向上连接在一起形成字线；

27、s50：在所述半导体柱的漏极区远离所述沟道区一端的四周设置环绕所述漏极区一端的电容器；

28、s60：在沿第一方向排列的多条半导体柱的位线区开设贯通所述半导体柱的位线槽，在所述位线槽中和沿第一方向排列的多条半导体柱的位线槽之间填充位线材料，形成沿第一方向延伸的位线，将所述位线和与该位线相接触的多条半导体柱的所述源极区连接，使得所述多条半导体柱的所述源极区共用一条位线。

29、在本技术实施例中，步骤s30可以包括：

30、s31：去除非字线区的牺牲层，保留字线区的牺牲层；剩余的初始半导体层形成多条沿第一方向和第三方向阵列排列并且沿第二方向延伸的初始半导体柱，所述初始半导体柱在第二方向上包括位于两端的源极区和漏极区、位于所述源极区和所述漏极区之间的沟道区；

31、s32：在所述初始半导体柱的源极区和漏极区四周设置含有目标元素的掺杂层；

32、s33：使所述掺杂层中的目标元素扩散到所述初始半导体柱的源极区和漏极区的半导体材料中，使得所述初始半导体柱的源极区和漏极区的半导体材料的极性改变；并以所述字线区的牺牲层为掩膜保持所述初始半导体柱的沟道区的极性不变，得到具有源极区、漏极区和反转沟道区的半导体柱；去除所述掺杂层和所述字线区的牺牲层。

33、在本技术实施例中，所述牺牲层的材料可以为sige。

34、在本技术实施例中，所述初始半导体柱的源极区和漏极区的半导体材料可以均为p型，所述半导体柱的源极区和漏极区的半导体材料可以均为n型。

35、在本技术实施例中，所述目标元素可以为磷，所述掺杂层的材料可以选自含磷氧化物和含磷氮化物的任意一种或多种。

36、在本技术实施例中，步骤s20可以包括：

37、s21：在所述外延层中定义出存储单元区，并沿第一方向刻蚀出存储单元隔离槽；

38、s22：沿第二方向对所述存储单元隔离槽与所述牺牲层对应的部分进行侧边刻蚀，得到内部支撑槽，在所述内部支撑槽中填充内部支撑层；

39、s23：在所述存储单元隔离槽中填充存储单元隔离柱。

40、在本技术实施例中，步骤s40可以包括：

41、s41：在所述半导体柱的沟道区四周依次设置环绕所述沟道区的栅极介电层和栅极，得到多个由所述半导体柱和所述栅极形成的晶体管；以及，若在第三方向上排列的半导体柱有一条，则使这一条半导体柱上的栅极作为字线；或者，若在第三方向上排列的半导体柱有多条，则使在第三方向上排列的多条半导体柱上的栅极在第三方向上连接在一起形成字线；

42、任选地，s42：将沿第一方向排列的多条字线设置为不同的长度，使得沿第一方向排列的多条字线呈现出阶梯状；

43、任选地，s43：在沿第一方向上相邻的两个半导体柱之间设置层间隔离带，从而将沿第一方向上相邻的两条半导体柱上的栅极隔离开。

44、在本技术实施例中，步骤s50可以包括：在所述半导体柱的漏极区远离所述沟道区一端的四周依次设置环绕所述半导体柱的漏极区的内电极板、介电质层和外电极板，得到环绕所述半导体柱的漏极区的电容器。

45、在本技术实施例中，所述制造方法还可以包括：在步骤s60之后，

46、s70：在所述半导体柱、所述位线和所述字线之间的空白空间中填充隔离材料。

47、本技术实施例还提供了一种动态随机存取存储器(dram)，包括如上所述的半导体器件结构。

48、本技术实施例还提供了一种电子设备，包括如上所述的dram。

49、在本技术实施例中，所述电子设备可以包括存储装置、智能电话、计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。

50、本技术实施例的半导体器件结构将晶体管的半导体柱设置为横向的(即沿第二方向延伸)，并将电容器设置在相邻晶体管的半导体柱之间，而不是设置在晶体管左右两侧，因此多个晶体管和多个电容器可以在第一方向上堆叠，形成具有立体堆叠结构的存储单元列，使得在有限的衬底表面上可以设置更多的存储单元，提高了半导体器件结构的存储密度；而且，在第二方向上相邻的两个存储单元列的多个存储单元的晶体管的源极共用一条位线，也可以减小半导体器件结构的尺寸，进一步增加半导体器件结构的存储密度，从而减少单位gb的制作成本，为半导体器件微缩瓶颈下，提供了一种新的技术研发方向；另外，本技术实施例的半导体器件结构的晶体管的沟道采用反转沟道，在半导体器件导通后沟道的极性可以发生反转，可以带来高的开态电流，从而获得高的开关比。

51、本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。