半导体存储器件及其制造方法与流程

本发明构思涉及半导体，并且更具体地，涉及半导体存储器件及其制造方法。

背景技术：

1、半导体器件因其小尺寸、多功能和/或低制造成本而广泛用于电子工业。随着半导体器件尺寸变得更小，其复杂性也在增加。当这种情况发生时，半导体器件的图案的线宽不断减小，并且已经开发出能够产生越来越小的线宽的新技术。

技术实现思路

1、一种半导体存储器件，包括：多个有源部分，所述多个有源部分设置在衬底上并且包括多个第一杂质区域和多个第二杂质区域。所述有源部分由器件隔离层限定。多条字线在所述有源部分上方沿第一方向延伸。多个中间电介质图案对应地覆盖所述字线的顶表面。多个位线结构在所述字线上沿第二方向延伸。所述第二方向与所述第一方向相交。多个接触插塞设置在所述位线结构之间并且连接到对应的第二杂质区域。多个数据存储元件设置在对应的接触插塞上。每个所述中间电介质图案包括：覆盖部分，所述覆盖部分覆盖所述字线的所述顶表面并且被埋置在所述衬底中；以及多个栅栏部分，所述多个栅栏部分从所述覆盖部分起在所述位线结构之间延伸。

2、一种半导体存储器件，包括：多个有源部分，所述多个有源部分设置在衬底上并且包括多个第一杂质区域和多个第二杂质区域。所述有源部分均由器件隔离层限定。多条字线在所述有源部分上沿第一方向延伸。多个位线结构被设置在所述字线上沿第二方向延伸。所述第二方向与所述第一方向相交。多个接触插塞设置在所述位线结构之间并且连接到对应的第二杂质区域。多个间隔物设置在所述接触插塞与所述位线结构之间。多个数据存储元件设置在对应的接触插塞上。每个所述位线结构包括多个接触部分，所述多个接触部分埋置在所述衬底的上部并且连接到对应的第一杂质区域。线部分沿所述第二方向延伸并且公共地连接到所述多个接触部分。至少一个所述接触部分的底表面所在的水平高度低于所述间隔物的底表面的水平高度。

3、一种半导体存储器件，包括：多个有源部分，所述多个有源部分设置在衬底上并且包括多个第一杂质区域和多个第二杂质区域。所述有源部分由器件隔离层限定。多条字线在所述有源部分上沿第一方向延伸。栅极电介质层设置在所述字线与所述有源部分之间。多个中间电介质图案对应地覆盖所述字线的顶表面。多个位线结构在所述字线上沿第二方向延伸。所述第二方向与所述第一方向相交。多个接触插塞设置在所述位线结构之间并且连接到对应的第二杂质区域。多个定位焊盘设置在所述接触插塞上。间隙填充结构填充所述定位焊盘之间的空间。电容器通过所述接触插塞和所述定位焊盘连接到所述第二杂质区域。每个所述中间电介质图案包括覆盖部分，所述覆盖部分覆盖所述字线的所述顶表面并且被埋置在所述衬底中。多个栅栏部分从所述覆盖部分起在所述位线结构之间延伸。

4、一种制造半导体存储器件的方法包括：在衬底中形成器件隔离层以限定多个有源部分，所述多个有源部分包括多个第一杂质区域和多个第二杂质区域。在所述衬底的上部形成多个凹陷区域，所述多个凹陷区域暴露对应的第一杂质区域。形成填充所述凹陷区域的多个牺牲电介质图案。形成覆盖所述牺牲电介质图案的模制层。形成穿透所述模制层并且沿第一方向延伸的多个第一沟槽。第一沟槽将所述模制层划分为沿所述第一方向延伸的多个初步模制图案。在所述第一沟槽的下部形成多条字线。形成填充所述第一沟槽的多个中间电介质图案。形成沿与所述第一方向相交的第二方向延伸的多个第二沟槽。所述第二沟槽将所述初步模制图案划分为在所述第一方向上彼此分隔开的多个模制图案。去除所述多个牺牲电介质图案的至少一部分以暴露所述凹陷区域。形成填充对应的第二沟槽的多个位线结构。每个所述位线结构包括：多个接触部分，所述多个接触部分填充所述凹陷区域；以及线部分，所述线部分将所述多个接触部分彼此连接。

技术特征：

1.一种半导体存储器件，包括：

2.根据权利要求1所述的器件，其中，所述多个接触插塞设置在由所述多个栅栏和所述多个位线结构限定的区域中。

3.根据权利要求1所述的器件，还包括设置在所述多个接触插塞与所述多个位线结构之间的多个间隔物，

4.根据权利要求1所述的器件，其中，所述多个栅栏的顶表面高于所述多个位线结构的顶表面。

5.根据权利要求1所述的器件，其中，所述多个栅栏中的每一个栅栏在所述第二方向上的宽度小于所述盖状物在所述第二方向上的宽度。

6.根据权利要求1所述的器件，其中，所述多个位线结构均包括：

7.根据权利要求6所述的器件，其中，所述多个接触部分和所述线部分是由同一材料形成的单个层的部分。

8.根据权利要求6所述的器件，还包括覆盖所述多个位线结构的侧壁的多个间隔物，

9.根据权利要求6所述的器件，还包括覆盖所述多个位线结构的侧壁的多个间隔物，

10.根据权利要求6所述的器件，其中，所述线部分的顶表面在所述第一方向上的宽度大于所述多个接触部分中的一个接触部分的底表面在所述第一方向上的宽度。

11.一种半导体存储器件，包括：

12.根据权利要求11所述的半导体存储器件，其中，所述多个接触部分和所述线部分是由同一材料形成的单个层的部分。

13.根据权利要求11所述的半导体存储器件，还包括设置在所述多个接触部分与所述多个第一杂质区域之间的金属硅化物层。

14.根据权利要求11所述的半导体存储器件，还包括设置在所述多个接触部分与所述多个第一杂质区域之间的导电金属氮化物层。

15.根据权利要求11所述的半导体存储器件，其中，所述多个间隔物均包括：

16.根据权利要求11所述的半导体存储器件，其中，所述线部分的顶表面在所述第一方向上的宽度大于所述多个接触部分中的一个接触部分的底表面在所述第一方向上的宽度。

17.根据权利要求11所述的半导体存储器件，还包括对应地覆盖所述多条字线的顶表面的多个中间电介质图案，

18.根据权利要求17所述的半导体存储器件，其中，所述多个栅栏中的每一个栅栏在所述第二方向上的宽度小于所述盖状物在所述第二方向上的宽度。

19.根据权利要求17所述的半导体存储器件，其中，所述盖状物和所述多个栅栏是由同一材料形成的单个层的部分。

20.一种半导体存储器件，包括：

技术总结
提供了半导体存储器件及其制造方法。一种半导体存储器件包括有源部分，所述有源部分包括第一杂质区域和第二杂质区域并且由器件隔离层限定。字线在所述有源部分上沿第一方向延伸。中间电介质图案覆盖所述字线的顶表面。位线结构在所述字线上方沿与所述第一方向相交的第二方向延伸。接触插塞设置在所述位线结构之间并且连接到所述第二杂质区域。数据存储元件设置在所述接触插塞上。所述中间电介质图案包括覆盖部分，所述覆盖部分覆盖所述字线的所述顶表面并且被埋置在所述衬底中。栅栏部分从所述覆盖部分起在所述位线结构之间延伸。

技术研发人员：朴珍荣,朴相郁,尹铉喆,洪定杓
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/12