一种通用多分段二进制电容阵列及其应用

1.本发明涉及一种通用多分段二进制电容阵列及其应用，属于集成电路技术领域。


背景技术：

2.电容阵列广泛应用于模数转换器(adc)和数模转换器(dac)中，利用电容阵列每一位电容权重的不同实现数字信号转换为对应的模拟信号。传统的n位二进制电容阵列，需要2n个单位电容构成，对于高精度的模数转换器或者数模转换器(位数在12-24位)而言，由于集成电路工艺和面积的限制，不能在其电路中设计较大的电容，因此需要采用分段电容阵列。传统的分段结构多为二分段或者三分段结构，对于更高精度的模数转换器或数模转换器(12位精度以上)，二分段或者三分段结构无法满足电路设计面积的需要。
3.目前设计三分段及三分段以上的结构，需要先对其进行二分段设计，再对其高位段进行二分段设计，以此类推，实现多分段的电容结构，但是这种方法计算过程繁琐，为此，提出本发明。


技术实现要素：

4.针对现有技术的不足，本发明提供一种通用多分段二进制电容阵列及其应用，减少高精度模数转换器或者数模转换器电容阵列的面积，缓解模数转换器和数模转换器精度与面积之间的矛盾，并且所有电容均是单位电容的整数倍，减少了电容失配对整体精度的影响。
5.本发明的技术方案如下：
6.一种通用多分段二进制电容阵列，包括电容阵列、桥接电容、冗余电容、输入级和输出级，其中：
7.电容阵列包括n段，每一段均包括并联设置的sn位电容，n段电容阵列一侧设置有冗余电容，n段电容阵列之间设置有桥接电容，电容阵列的所有电容下极板和冗余电容下极板均连接有输入级，第n段电容阵列连接有输出级。
8.上述n为电容阵列的段数，sn为电容阵列每段的电容位数。
9.优选的，所述电容阵列除第一段以外的每一段电容阵列最低位电容容值是其上一段的单位电容的k
i-1
倍，k
i-1
可取任意正整数，为保证整体电容阵列权重为二进制关系，每一段电容阵列从最低位到最高位电容满足二进制权重关系。
10.其中，c
0i
表示第i段电容阵列的单位电容，i表示电容阵列的任意段。
11.优选的，为保证所述电容阵列段与段之间相邻位数满足二进制权重关系，推导出桥接电容计算公式为
12.式中，c
ai
为分段电容阵列的桥接电容，c
(i―1)t
为前i-1段电容总的容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；c
ai―1
为第i-1个桥接电容的值，s
i―1
为第
i-1段电容的位数，k
i―1
表示第i段电容阵列最低位电容值相对于第i-1段单位电容的倍数。
13.优选的，所述多分段电容阵列每一段的冗余电容为第一段电容阵列单位电容的任意正整数倍，即c
d1
＝q
ic01
，qi为任意正整数，c
d1
为第i分段电容阵列的冗余电容，同时为保证桥接电容的值为第一段电容阵列单位电容的正整数倍，qi从1开始取值计算，即从1开始取值计算，即pi为正整数。
14.优选的，所述n段电容阵列的电容位数相加和为总位数m，即m＝s1+s2+s3+s4+
……
+sn。
15.优选的，输入级为采样电路或开关电路，输出级为比较器输入端电路或数模转换器输出端电路。
16.上述通用多分段二进制电容阵列的应用，步骤如下：
17.(1)根据所设计模数转换器或数模转换器的精度确定多分段电容阵列的总位数m；
18.(2)根据所设计电容阵列面积的需要确定电容阵列所需要分段的段数n和每一段电容阵列的位数sn，n段电容阵列的位数相加等于总位数m；
19.(3)确定电容容值，电容阵列除第一段以外的其他每一段电容阵列最低位电容容值是其上一段的单位电容的k
i-1
倍，每一段电容阵列从最低位到最高位电容满足二进制权重关系；
20.(4)根据桥接电容的计算公式计算每一个桥接电容的值；
21.然后，根据多分段电容阵列每一段的冗余电容为任意正整数倍的第一段电容阵列的单位电容，即c
di
＝q
ic01
，将qi从1开始取值带入计算，使桥接电容满足等式从1开始取值带入计算，使桥接电容满足等式pi为正整数；
22.(5)将多分段电容阵列每段的sn位电容相互并联，第一段电容阵列和第一段冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列和第二段冗余电容的上极板均与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列和第三段冗余电容的上极板均与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，以此类推，第n段电容阵列和第n段冗余电容的上极板与第n-1个桥接电容的上极板和输出级相连接，电容阵列的m位电容和n个冗余电容的下极板均与输入级相连接。
23.本发明将竖直电容的上端设置为上极板，下端为下极板；横置电容的右端设置为上极板，左端为下极板。
24.本发明的有益效果在于：
25.1、与传统二进制电容阵列技术相比，本发明可以减少高精度模数转换器或者数模转换器电容阵列的面积，缓解模数转换器和数模转换器精度与面积之间的矛盾，并且所有电容均是单位电容的整数倍，减少了电容失配对整体精度的影响。
26.2、与传统的分段电容相比，本发明可以应用于12位精度以上的模数转换器或者数模转换器以及低面积、高集成度的模数转换器或者数模转换器，且本发明提出的方法使分段电容阵列设计更灵活，可以根据设计需要更好地匹配集成电路工艺和面积，降低高精度
模数转换器和数模转换器电容阵列设计复杂度。通过合理设置冗余电容的容值，可以使每一个电容容值均为单位电容的整数倍，在版图设计时可以单元复制实现，版图设计更容易、电容阵列匹配精度高。
附图说明
27.图1为本发明的m位n分段电容阵列原理图；
28.图2为本发明实施例1的16位4分段电容阵列原理图；
29.图3为本发明实施例2的20位5分段电容阵列原理图。
具体实施方式
30.下面通过实施例并结合附图对本发明做进一步说明，但不限于此。
31.实施例1：
32.如图2所示，本实施例提供一种应用于模数转换器的4段16位多分段二进制电容阵列，包括4段电容阵列、3个桥接电容和4个冗余电容，每一段均包括并联设置的4位电容，开关电路作为输入级，比较器输入端电路作为输出级。
33.其中，电容阵列每段的4位电容相互并联，第一段电容阵列和第一个冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列和第二个冗余电容的上极板与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列和第三个冗余电容的上极板与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，第四段电容阵列和第四个冗余电容的上极板与第三个桥接电容的上极板和比较器输入端相连接，4分段电容阵列16位电容的下极板都与开关阵列相连接，四个冗余电容的下极板均与地端相连接。
34.图中s0开关为复位(reset)开关，comp为比较器，第1段、第2段、第3段和第4段分别表示16位电容阵列的4个分段阵列，gnd表示地端，s1、s2、s3、s4、s5、s6、s7、s8、s9、s
10
、s
11
、s
12
、s
13
、s
14
、s
15
以及s
16
分别表示第1位电容到第16位电容的控制开关，负责模数转换器工作过程中的信号采样和转换。
35.所述多分段电容阵列除第一段的其他每一段电容阵列最低位电容容值满足k
i-1
倍其上一段的单位电容k
i-1
可取任意正整数。为保证整体电容阵列权重为二进制关系，每一段电容阵列从最低位到最高位电容满足二进制权重关系。
36.为保证所述多分段电容阵列段与段之间相邻位数满足二进制权重关系，桥接电容计算公式为式中，c
(i―1)t
表示前i-1段电容的总容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；c
ai―1
表示第i-1个桥接电容的值，s
i―1
表示第i-1段电容的位数，k
i―1
表示第i段电容阵列最低位电容值相对于第i-1段单位电容的倍数。
37.所述多分段电容阵列每一段的冗余电容为第一段电容阵列的单位电容的任意正整数倍，即c
di
＝q
ic01
(i＝1,2,3,4)，qi为任意正整数。为保证桥接电容的值为正整数倍的第
一段电容阵列的单位电容，将qi从1开始取值带入计算，即pi为正整数。
38.所述多分段电容阵列的n段电容阵列的电容位数相加和为总位数16，即16＝4+4+4+4。
39.上述多分段二进制电容阵列的应用，步骤如下：
40.(1)根据所设计模数转换器或数模转换器的16位转换精度确定多分段电容阵列的总位数16位；
41.(2)根据所设计电容阵列面积综合考虑确定电容阵列所需要分段的段数为4和每一段电容阵列的位数为4，并且确保4段电容阵列的位数相加等于总位数16；
42.(3)确定电容容值，多分段电容阵列除第一段的其他每一段电容阵列最低位电容容值满足k
i-1
倍其上一段的单位电容k
i-1
可取任意正整数，确定电容的值。为保证整体电容阵列权重为二进制关系，每一段电容阵列从最低位到最高位电容满足二进制权重关系；
43.因此，取k1、k2、k3都为1，取计算可得第一段电容阵列中第一位电容到第四位电容值分别为c0、2c0、4c0、8c0，第二段电容阵列中第五位电容到第八位电容值分别为c0、2c0、4c0、8c0，第三段电容阵列中第九位电容到第十二位电容值分别为c0、2c0、4c0、8c0，第四段电容阵列中第十三位电容到第十六位电容值分别为c0、2c0、4c0、8c0；
44.(4)根据桥接电容的计算公式计算每一个桥接电容的值，式中，c
(i―1)t
表示前i-1段电容的总容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；c
ai―1
表示第i-1个桥接电容的值，s
i―1
表示第i-1段电容的位数，k
i―1
表示第i段电容阵列最低位电容值相对于第i-1段单位电容的倍数；
45.然后，根据多分段电容阵列每一段的冗余电容可为任意正整数倍的第一段电容阵列的单位电容，即c
di
＝q
ic01
，qi为任意正整数，将qi从1开始取值带入计算，使桥接电容满足等式等式pi为正整数；
46.因此，取c
d1
的值为225c0，取c
d2
的值为210c0，取c
d3
的值为210c0，取c
d4
的值为c0，根据公式计算可得，c
a1
的值为16c0，c
a2
的值为16c0，c
a3
的值为16c0。
47.(5)将多分段电容阵列每段的4位电容相互并联，第一段电容阵列和第一段冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列和第二段冗余电容的上极板与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列和第三段冗余电容的上极板与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，第四段电容阵列和第四段冗余电容的上极板与第三个桥接电容的上极板和输出级相连接，多分段电容阵列16位电容与开关电路相连接，冗余电容的下极板与地端相连接，多分段电容阵列第四段的4位电容和第三个桥接电容的上极板都通过开关与比较器输出端相连接。
48.本实施例将竖直电容的上端设置为上极板，下端为下极板；横置电容的右端设置为上极板，左端为下极板。所示图中从右到左分别是1位冗余电容到第16位电容。
49.本实施例提出的4分段16位电容阵列所需的总电容值为754c0，传统的16位二进制
电容阵列所需的总电容值为131072c0，因此其面积只相当于传统二进制电容阵列结构的0.575％。而且本实施例提出的电容阵列所有电容都是单位电容的整数倍，使电容匹配更加容易。
50.实施例2：
51.如图2所示，本实施例提供一种应用于模数转换器的5段20位多分段二进制电容阵列，由第一段2位电容阵列、第二段2位电容阵列、第三段3位电容阵列、第四段5位电容阵列、第五段8位电容阵列、4个桥接电容和4个冗余电容组成的20位电容阵列，开关电力作为输入级，比较器输入端电路作为输出级。
52.其中，分段电容阵列第一段的2位电容相互并联，第二段的2位电容相互并联，第三段的3位电容相互并联，第四段的5位电容相互并联，第五段的8位电容相互并联，第一段电容阵列和第一个冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列和第二个冗余电容的上极板与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列和第三个冗余电容的上极板与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，第四段电容阵列和第四个冗余电容的上极板与第三个桥接电容的上极板和第四个桥接电容的下极板相连接，第五段电容阵列和第五个冗余电容的上极板与第四个桥接电容的上极板和比较器输入端电路相连接，5分段电容阵列20位电容的下极板都与开关电路相连接，5个冗余电容的下极板均与地端相连接。
53.图中s0开关为复位(reset)开关，comp为比较器，第1段、第2段、第3段、第4段和第5段分别表示20位电容阵列的5个分段阵列，gnd表示地端，s1、s2、s3、s4、s5、s6、s7、s8、s9、s
10
、s
11
、s
12
、s
13
、s
14
、s
15
、s
16
、s
17
、s
18
、s
19
以及s
20
分别表示第1位电容到第20位电容的控制开关，负责模数转换器工作过程中的信号采样和转换。
54.所述多分段电容阵列除第一段的其他每一段电容阵列最低位电容容值满足k
i-1
倍其上一段的单位电容k
i-1
可取任意正整数。为保证整体电容阵列权重为二进制关系，每一段电容阵列从最低位到最高位电容满足二进制权重关系。
55.为保证所述多分段电容阵列段与段之间相邻位数满足二进制权重关系，桥接电容计算公式为式中，c
(i―1)t
表示前i-1段电容的总容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；c
ai―1
表示第i-1个桥接电容的值，s
i―1
表示第i-1段电容的位数，k
i―1
表示第i段电容阵列最低位电容值相对于第i-1段单位电容的倍数。
56.所述多分段电容阵列每一段的冗余电容为任意正整数倍的第一段电容阵列的单位电容，即c
di
＝q
ic01
(i＝1,2,3,4,5)，qi为任意正整数。为保证桥接电容的值为正整数倍的第一段电容阵列的单位电容，需要将qi从1开始取值带入计算，即pi为正整数。
57.所述多分段电容阵列的n段电容阵列的电容位数相加和为总位数20，即16＝2+2+3+5+8。
58.上述多分段二进制电容阵列的应用，步骤如下：
59.(1)根据所设计模数转换器或数模转换器的20位转换精度确定多分段电容阵列的总位数20位；
60.(2)根据所设计电容阵列面积综合考虑确定电容阵列所需要分段的段数为5和每一段电容阵列的位数分别为2、2、3、5、8，并且确保5段电容阵列的位数相加等于总位数20；
61.(3)确定电容容值，多分段电容阵列除第一段的其他每一段电容阵列最低位电容容值满足k
i-1
倍其上一段的单位电容k
i-1
可取任意正整数。为保证整体电容阵列权重为二进制关系，每一段电容阵列从最低位到最高位电容满足二进制权重关系；
62.因此，取k1、k2、k3、k4分别为2、4、8、8，取计算可得第一段电容阵列中第一位电容到第二位电容值分别为c0、2c0，第二段电容阵列中第三位电容到第四位电容值分别为2c0、4c0，第三段电容阵列中第五位电容到第七位电容值分别为4c0、8c0、16c0，第四段电容阵列中第八位电容到第十二位电容值分别为8c0、16c0、32c0、64c0、128c0，第五段电容阵列中第十三位电容到第二十位电容值分别为8c0、16c0、32c0、64c0、128c0、256c0、512c0、1024c0；
63.(4)根据桥接电容的计算公式计算每一个桥接电容的值，式中，c
(i―1)t
表示前i-1段电容的总容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；c
ai―1
表示第i-1个桥接电容的值，s
i―1
表示第i-1段电容的位数，k
i―1
表示第i段电容阵列最低位电容值相对于第i-1段单位电容的倍数；
64.然后，根据多分段电容阵列每一段的冗余电容可为任意正整数倍的第一段电容阵列的单位电容，即c
di
＝q
ic01
，qi为任意正整数。将qi从1开始取值带入计算，使桥接电容满足等式等式pi为正整数。
65.因此取c
d1
的值为c0，取c
d2
的值为0，取c
d3
的值为4c0，取c
d4
的值为22c0，取c
d5
的值为8c0。根据公式计算可得，c
a1
的值为4c0，c
a2
的值为8c0，c
a3
的值为12c0，c
a4
的值为9c0。
66.(5)将分段电容阵列第一段的2位电容相互并联，第二段的2位电容相互并联，第三段的3位电容相互并联，第四段的5位电容相互并联，第五段的8位电容相互并联，第一段电容阵列和第一个冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列和第二个冗余电容的上极板与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列和第三个冗余电容的上极板与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，第四段电容阵列和第四个冗余电容的上极板与第三个桥接电容的上极板和第四个桥接电容的下极板相连接，第五段电容阵列和第五个冗余电容的上极板与第四个桥接电容的上极板和比较器输入端电路相连接，5分段电容阵列20位电容的下极板都与开关电路相连接，5个冗余电容的下极板均与地端相连接。
67.本实施例将竖直电容的上端设置为上极板，下端为下极板；横置电容的右端设置为上极板，左端为下极板。所示图中从右到左分别是1位冗余电容到第20位电容。
68.本实施例提出的5分段20位电容阵列所需的总电容值为2393c0，传统的20位二进制电容阵列所需的总电容值为2097152c0，因此其面积只相当于传统二进制电容阵列结构的0.114％。而且本实施例提出的电容阵列所有电容都是单位电容的整数倍，使电容匹配更加容易。
69.以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。
70.上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。