技术特征：
1.一种通用多分段二进制电容阵列，其特征在于，包括电容阵列、桥接电容、冗余电容、输入级和输出级，其中，电容阵列包括n段，每一段均包括并联设置的s
n
位电容，n段电容阵列一侧设置有冗余电容，n段电容阵列之间设置有桥接电容，电容阵列的所有电容下极板和冗余电容下极板均连接有输入级，第n段电容阵列连接有输出级。2.如权利要求1所述的通用多分段二进制电容阵列，其特征在于，所述电容阵列除第一段以外的每一段电容阵列最低位电容容值是其上一段的单位电容的k
i-1
倍，k
i-1
可取任意正整数，每一段电容阵列从最低位到最高位电容满足二进制权重关系，其中，c
0i
表示第i段电容阵列的单位电容，i表示电容阵列的任意段。3.如权利要求2所述的通用多分段二进制电容阵列，其特征在于，桥接电容计算公式为式中，c
ai
为分段电容阵列的桥接电容，c
(i-1)t
为前i-1段电容的总容值，包括该段的冗余电容和其余低段电容串联等效的容值之和；c
ai-1
为第i-1个桥接电容的值，s
i-1
为第i-1段电容的位数，k
i-1
表示第i段电容阵列最低位电容值相对于第i-1段单位电容的倍数。4.如权利要求3所述的通用多分段二进制电容阵列，其特征在于，所述多分段电容阵列每一段的冗余电容为第一段电容阵列单位电容的任意正整数倍，即c
d1
＝q
i
c
01
，q
i
为任意正整数，c
d1
为第i分段电容阵列的冗余电容，q
i
从1开始取值计算，即p
i
为正整数。5.如权利要求4所述的通用多分段二进制电容阵列，其特征在于，所述n段电容阵列的电容位数相加和为总位数m，即m＝s1+s2+s3+s4+
……
+s
n
。6.如权利要求1所述的通用多分段二进制电容阵列，其特征在于，输入级为采样电路或开关电路，输出级为比较器输入端电路或数模转换器输出端电路。7.一种如权利要求6所述的通用多分段二进制电容阵列的应用，其特征在于，步骤如下：(1)根据所设计模数转换器或数模转换器的精度确定多分段电容阵列的总位数m；(2)根据所设计电容阵列面积的需要确定电容阵列所需要分段的段数n和每一段电容阵列的位数s
n
，n段电容阵列的位数相加等于总位数m；(3)确定电容容值，电容阵列除第一段以外的其他每一段电容阵列最低位电容容值是其上一段的单位电容的k
i-1
倍，每一段电容阵列从最低位到最高位电容满足二进制权重关系；(4)根据桥接电容的计算公式计算每一个桥接电容的值；然后，根据多分段电容阵列每一段的冗余电容为任意正整数倍的第一段电容阵列的单位电容，即c
di
＝q
i
c
01
，将q
i
从1开始取值带入计算，使桥接电容满足等式从1开始取值带入计算，使桥接电容满足等式p
i
为正整数；
(5)将多分段电容阵列每段的s
n
位电容相互并联，第一段电容阵列和第一段冗余电容的上极板与第一个桥接电容的下极板相连接，第二段电容阵列和第二段冗余电容的上极板均与第一个桥接电容的上极板和第二个桥接电容的下极板相连接，第三段电容阵列和第三段冗余电容的上极板均与第二个桥接电容的上极板和第三个桥接电容的下极板相连接，以此类推，第n段电容阵列和第n段冗余电容的上极板与第n-1个桥接电容的上极板和输出级相连接，电容阵列的m位电容和n个冗余电容的下极板均与输入级相连接。
技术总结
本发明涉及一种通用多分段二进制电容阵列及其应用，属于集成电路技术领域。包括电容阵列、桥接电容、冗余电容、输入级和输出级，其中，电容阵列包括n段，每一段均包括并联设置的S
技术研发人员：曹超 段宇豪 甘泽标 徐辉 赵伟
受保护的技术使用者：山东大学
技术研发日：2022.08.08
技术公布日：2022/12/1