相控阵通道校正方法及阵列锁相单元与流程

1.本发明涉及相控阵天线设计领域，具体而言，涉及一种相控阵通道校正方法及阵列锁相单元。


背景技术：

2.相控阵接收机可以被认为是一种阵列天线，包括多个协同工作以发射信息信号的相控阵元件，常规的相控阵元件可以包括滤波器、混频器和附加的用以提供接收功能的功能模块。当相控阵接收机在发射毫米波时，由于在信号传播过程当中，毫米波的通信会存在着严重衰减的问题，所以研究人员就花费大量的时间和精力去研究相控阵技术，改进相控阵系统。相控阵系统通过控制各个天线发射信号的相位，实现电磁波的相互叠加。相控阵系统采用多个天线能够提高信号发射的功率，而不同相位信号的叠加可以将发射的能量集中在一个方向，根据用户位置进行波束调制，实现同一频率下不同用户之间没有相互干扰，很大程度的提高通信信道容量。
3.在现有技术中，由于相控阵系统中需要很大数量结构一致的发射阵列，不同通道的放大器偏置状态不同会使得通道输出信号增益与相位偏移，导致阵列合成波束方向偏移和方向增益衰减，这便会出现相位差，而相控阵列天线发射的有效辐射图案在某一特定的方向增强和在其他特定的方向抑制时，也会使得用于传输的天线输入信号的相位产生偏移，出现信号之间的相位差，因此如何保证阵元天线中的相位一致性成为本领域技术人员必须要解决的问题。


技术实现要素：

4.本技术的目的在于，为了克服现有的技术缺陷，提供了一种相控阵通道校正方法及阵列锁相单元，通过对每个待补偿阵元进行相位补偿能够解决相位不一致的问题。
5.本发明目的通过下述技术方案来实现：
6.第一方面，本技术提出了一种相控阵通道校正方法，应用于阵列锁相系统，所述阵列锁相系统包括参考阵元、至少一个待补偿阵元和至少一个阵列锁相单元，所述阵列锁相单元包括鉴相器、环路滤波器、相位生成器以及乘法器，所述鉴相器、所述环路滤波器、所述相位生成器以及所述乘法器首尾相连构成一个回路，所述阵列锁相单元与所述待补偿阵元一一对应，所述方法包括：
7.所述鉴相器接收所述参考阵元发送的参考信号和所述乘法器发送的第一补偿信号，进行第一乘法处理得到鉴相信号，并发送至所述环路滤波器，所述第一补偿信号为所述乘法器的初始信号；
8.所述环路滤波器对所述鉴相信号进行滤波得到滤波信号并发送至所述相位生成器；
9.所述相位生成器对所述滤波信号进行函数变换得到生成信号并发送至所述乘法器；
10.所述乘法器接收所述待补偿阵元发送的待补偿信号，并对所述生成信号和所述待补偿信号进行第二乘法处理得到第二补偿信号。
11.所述乘法器将所述第二补偿信号发送至所述鉴相器，使得所述鉴相器对所述参考信号和所述第二补偿信号进行所述第一乘法处理以构成一个锁相循环，直至达到环路稳定条件时跳出所述锁相循环，输出校正信号。
12.所述阵列锁相系统还包括加法器，所述方法包括：
13.所述加法器对每个所述乘法器输出的所述校正信号进行求和，得到阵元校正信号。
14.所述鉴相器包括复数乘法器和实数乘法器，所述鉴相器接收所述参考阵元发送的参考信号和所述乘法器发送的第一补偿信号，进行第一乘法处理得到鉴相信号，并发送至所述环路滤波器的步骤，包括：
15.所述复数乘法器对所述参考信号和所述第一补偿信号进行复数乘法运算，得到复数信号并发送至所述实数乘法器；
16.所述实数乘法器对所述复数信号进行实数乘法运算得到鉴相信号，并发送至所述环路滤波器。
17.所述相位生成器包括累加器和函数处理器，所述相位生成器对所述滤波信号进行函数变换得到生成信号并发送至所述乘法器的步骤包括：
18.所述累加器对所述滤波信号进行累加得到累加信号并发送至所述函数处理器；
19.所述函数处理器对所述累加信号进行函数变换得到所述生成信号发送至所述乘法器。
20.所述待补偿信号包括所述参考阵元和所述待补偿阵元的相位差，所述达到环路稳定条件时跳出所述锁相循环，输出校正信号的步骤包括：
21.当所述累加信号与相位差估计值保持一致时，所述乘法器跳出所述锁相循环，输出校正信号，所述相位差估计值是由所述相位差经过最小二乘法得到的。
22.第二方面，本技术提出了一种阵列锁相单元，所述阵列锁相单元包括鉴相器、环路滤波器、相位生成器以及乘法器，所述鉴相器、所述环路滤波器、所述相位生成器以及所述乘法器首尾相连构成一个回路，所述阵列锁相单元与所述待补偿阵元一一对应，所述方法包括：
23.所述鉴相器，用于接收所述参考阵元发送的参考信号和所述乘法器发送的第一补偿信号，进行第一乘法处理得到鉴相信号，并发送至所述环路滤波器，所述第一补偿信号为所述乘法器的初始信号；
24.所述环路滤波器，用于对所述鉴相信号进行滤波得到滤波信号并发送至所述相位生成器；
25.所述相位生成器，用于对所述滤波信号进行函数变换得到生成信号并发送至所述乘法器；
26.所述乘法器，用于接收所述待补偿阵元发送的待补偿信号，并对所述生成信号和所述待补偿信号进行第二乘法处理得到第二补偿信号。
27.所述乘法器，还用于将所述第二补偿信号发送至所述鉴相器，使得所述鉴相器对所述参考信号和所述第二补偿信号进行所述第一乘法处理以构成一个锁相循环，直至达到
环路稳定条件时跳出所述锁相循环，输出校正信号。
28.第三方面，本技术还提出了一种计算机设备，所述计算机设备包括处理器和存储器，所述存储器中存储有计算机程序，所述计算机程序由所述处理器加载并执行以实现如第一方面任一项所述的相控阵通道校正方法。
29.第四方面，本技术还提出了一种计算机可读存储介质，所述存储介质中存储有计算机程序，所述计算机程序由处理器加载并执行以实现如第一方面任一项所述的相控阵通道校正方法。
30.上述本发明主方案及其各进一步选择方案可以自由组合以形成多个方案，均为本发明可采用并要求保护的方案；且本发明，(各非冲突选择)选择之间以及和其他选择之间也可以自由组合。本领域技术人员在了解本发明方案后根据现有技术和公知常识可明了有多种组合，均为本发明所要保护的技术方案，在此不做穷举。
31.本发明的有益效果在于：
32.第一、由于采用鉴相器、环路滤波器、相位生成器、乘法器构成一个锁相循环，该锁相循环能够不断对信号进行处理，直至达到环路稳定条件时跳出锁相循环，输出校正信号，能够使得参考阵元和带补偿阵元的相位对齐。
33.第二、采用加法器对每个阵列锁相单元输出的校正信号进行求和，最终得到的阵元校正信号，能够表示整个相控阵天线阵列中的阵元的相位已经对齐。
34.第三、由于现有技术获取信号的各个通道之间也可能存在相位差，而本技术能够将通道之间的相位差视为参考阵元和带补偿阵元的相位差的一部分，并不用额外对通道之间的相位差进行校正，减小了成本。
附图说明
35.图1示出了本技术实施例提出的阵列锁相系统的一种结构示意图。
36.图2示出了本技术实施例提出的阵列锁相单元的一种结构示意图。
37.图3示出了本技术实施例提供的相控阵通道校正方法的一种流程示意图
38.图4示出了相控阵通道校正方法中步骤s100的一种流程示意图。
39.图5示出了本技术实施例的鉴相器得到鉴相信号的示意图。
40.图6示出了相控阵通道校正方法中步骤s300的一种流程示意图。
41.图标：10-阵列锁相系统；100-阵列锁相单元；101-待补偿阵元；102-参考阵元；110鉴相器；120-环路滤波器；130-相位生成器；140-乘法器；141-复数乘法器；142-实数乘法器。
具体实施方式
42.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
43.基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获
得的所有其他实施例，都属于本发明保护的范围。
44.在现有技术中，由于相控阵系统中需要很大数量结构一致的发射阵列，不同通道的放大器偏置状态不同会使得通道输出信号增益与相位偏移，导致阵列合成波束方向偏移和方向增益衰减，这便会出现相位差，而相控阵列天线发射的有效辐射图案在某一特定的方向增强和在其他特定的方向抑制时，也会使得用于传输的天线输入信号的相位产生偏移，出现信号相位差，而相位差又会导致阵元通道的不一致性问题的出现。
45.为了要解决通道不一致的性问题，现有技术中是通过移相补偿控制信号，但是移相补偿控制信号的获取必须通过专用的参考信号通道，通过从参考信号通道接收同相同幅信号来校正通道的不一致性，但是参考信号通道的设计十分复杂，并且需要对多个通道进行校正的难度也较大，因此如何保证各个通道的一致性成为本领域技术人员必须要解决的问题。
46.基于上述问题，本技术实施例提出了一种相控阵通道校正方法，通过对每个待补偿阵元进行相位补偿能够解决相位不一致的问题，下面进行详细介绍。
47.请参照图1，图1示出了本技术实施例提出的阵列锁相系统10的一种结构示意图。
48.该阵列锁相系统10包括参考阵元102、至少一个待补偿阵元101和至少一个阵列锁相单元100，其中参考阵元102、待补偿阵元101和阵列锁相单元100依次连接，参考阵元102为相控阵天线阵列中的一个阵元，如果相控阵天线阵列为均匀线阵，参考阵元102的选取可以为该均匀线阵的头部或者尾部，如果相控阵天线阵列为均匀平面阵列，参考阵元102的选取可以为该均匀平面阵列的四个角中的一个，此外，参考阵元102的选取还可有根据实际需求的不同而选取，本技术实施例对此并不作任何限定。
49.待补偿阵元101为相控阵天线阵列中除去参考阵元102的一个阵元，每个待补偿阵元101都与阵列锁相单元100呈一一对应的关系，即每个待补偿阵元101的阵列天线都需要一个阵列锁相单元100。
50.下面对实现相控阵通道校正方法的阵列锁相单元100的各部分功能进行介绍。阵列锁相单元100的具体结构请参照图2，图2示出了本技术实施例提出的阵列锁相单元100的一种结构示意图，阵列锁相单元100包括鉴相器110、环路滤波器120、相位生成器130以及乘法器140，其中鉴相器110、环路滤波器120、相位生成器130以及乘法器140首尾相连构成一个回路。
51.鉴相器110为能鉴别出输入信号的相差的器件，是使输出信号与两个输入信号之间的相位差有确定关系的电路。用于接收参考阵元102发送的参考信号和乘法器140发送的第一补偿信号，对参考信号和第一补偿信号进行第一乘法处理得到鉴相信号，并将鉴相信号发送至环路滤波器120中。本技术实施例中的鉴相器110可以为数字鉴相器，也可以为模拟鉴相器，本技术实施例对此不作任何限定。
52.环路滤波器120为线性的低通滤波器，按照二阶二类锁相环相关要求进行设计用来滤除鉴相信号中的高频分量和噪声以得到滤波信号，并将滤波信号发送至相位生成器130中。
53.相位生成器130主要是由延时累加结构组成，用于对接受到的滤波信号进行延时累加，并经过函数处理之后得到生成信号，并将生成信号发送至乘法器140中。
54.乘法器140接收生成信号和待补偿阵元101发送的待补偿信号，并对生成信号和待
补偿信号进行第二乘法处理得到第二补偿信号，将第二补偿信号进行第一乘法处理以构成一个锁相循环，直至达到环路稳定条件时跳出锁相循环，输出校正信号。
55.在图1和图2的基础上，下面对应用于上述阵列锁相系统10的相控阵通道校正方法进行详细介绍。请参照图3，图3示出了本技术实施例提供的相控阵通道校正方法的一种流程示意图，该相控阵通道校正方法应用于雷达和通信相控阵天线，包括以下步骤：
56.s100、鉴相器接收参考阵元发送的参考信号和乘法器发送的第一补偿信号，进行第一乘法处理得到鉴相信号，并发送至环路滤波器120。
57.在处理阵列信号的过程中，预先从相控阵天线阵列选取任意一个振元作为参考阵元102，该参考阵元102会向鉴相器110发送参考信号r(t)＝e
jωt
+nr(t)，其中，ω是信号中心角频率，j为虚数符号，t为时间周期，nr(t)是高斯白噪声。第一补偿信号y(t)为乘法器140的初始信号，值得说明的是，参考信号和第一补偿信号均为复信号。
58.第一乘法处理为对参考信号和第一补偿信号先进行复数乘法运算，再将得到的信号进行实数乘法运算得到鉴相信号，并将鉴相信号发送至环路滤波器120。
59.此外，鉴相器110包括复数乘法器141和实数乘法器142，复数乘法运算的具体运算过程请参照图4，图4示出了相控阵通道校正方法中步骤s100的一种流程示意图，步骤s100包括：
60.s110、复数乘法器对参考信号和第一补偿信号进行复数乘法运算，得到复数信号并发送至实数乘法器。
61.s120、实数乘法器对复数信号进行实数乘法运算得到鉴相信号，并发送至环路滤波器。
62.由于参考信号r(t)和第一补偿信号y(t)均为复数，所以也有实部和虚部之分，将参考信号r(t)的实部用re[r(t)]表示，虚部用im[r(t)]表示，第一补偿信号y(t)的实部用re[y(t)]表示，虚部用im[y(t)]表示，请参照图5，图5示出了本技术实施例的鉴相器110得到鉴相信号的示意图。
[0063]
参考信号r(t)和第一补偿信号y(t)的实部和虚部分别输入到该复数乘法器141中，将两个信号进行实数乘法运算(复数相乘)得到复数信号d(t)的实部和虚部，并将该复数信号d(t)发送至实数乘法器142，实数乘法器142将复数信号d(t)的实部re[d(t)]和虚部im[d(t)]相乘得到鉴相信号e(t)，并将其发送至环路滤波器120。值得说明的是鉴相信号e(t)为一个实数信号
[0064]
s200、环路滤波器对鉴相信号进行滤波得到滤波信号并发送至相位生成器。
[0065]
本技术实施例中的环路滤波器120可以按照二阶锁相环的第二类载波频偏跟踪的闭环方法进行设计，其基本原理是通过反馈环动态的调整跟踪载波频率。在反馈频率与载波频率相同的条件下，系统环路趋于收敛，进而实现准确的载波频率跟踪。在理想情况下的载波跟踪方法能够估计的频偏动态范围较大，但其载波跟踪的精度较差，系统稳定后所残留的频偏过大。基于锁相环的载波跟踪方法能够有效的抵抗链路噪声对系统频偏估计的影响，并且能够适应频偏的动态变化。
[0066]
环路滤波器120对接收到鉴相信号进行滤波之后得到滤波信号，并将该滤波信号发送至相位生成器130。值得说明的是，环路滤波器120是将输入电压信号转换为相位信号再进行低通滤波，该低通滤波的过程对参考信号的相位以及阵元位置导致的相位差并无影
响，只会滤除其他的相位信号和噪声，因此，环路滤波器120还能够提高信噪比。
[0067]
此外该环路滤波器120的参数要满足使得环路滤波的频率响应函数为低通特性，例如环路滤波器参数可以为c1＝8b
l
ts/3，c2＝32(b
l
ts)2/9，其中b
l
为等效噪声带宽，ts为采样周期，环路滤波器120还包括延时器，该延时器的作用是对信号延时一个周期。
[0068]
s300、相位生成器对滤波信号进行函数变换，得到生成信号并发送至乘法器。
[0069]
相位生成器130在接收到滤波信号之后，会对其进行函数变换，由于相位生成器130包括累加器和函数处理器，函数变换的具体运算过程请参照图6，图6示出了相控阵通道校正方法中步骤s300的一种流程示意图，步骤s300包括：
[0070]
s310、累加器对滤波信号进行累加得到累加信号并发送至函数处理器。
[0071]
s320、函数处理器对累加信号进行函数变换得到生成信号发送至乘法器140。
[0072]
累加器的作用是对该滤波信号进行延时累加，先将滤波信号按照任意一个周期进行延时，在将延时后的信号与滤波信号进行累加之后得到累加信号累加信号经过函数处理器通过e
jx
函数进行处理之后得到生成信号再将生成信号g(t)发送至乘法器140。
[0073]
s400、乘法器接收待补偿阵元发送的待补偿信号，并对生成信号和待补偿信号进行第二乘法处理得到第二补偿信号。
[0074]
乘法器140在接收到相位生成器130发送的生成信号时，还能够接收到待补偿阵元101发送的待补偿信号其中，ω是信号中心角频率，j为虚数符号，t为时间周期，ni(t)是高斯白噪声，值得说明的是，待补偿信号xi(t)中的ni(t)与参考信号r(t)中的nr(t)虽然都是高斯白噪声，但是二者为独立同分布。θi第i个待补偿阵元101相对于参考阵元102的空间位置差异和通道不一致性导致的相位差。
[0075]
第二乘法处理为将生成信号和待补偿信号相乘得到第二补偿信号y(t)＝g(t)*xi(t)，再将该第二补偿信号发送给鉴相器110。
[0076]
s500、乘法器将第二补偿信号发送至鉴相器，使得鉴相器对参考信号和第二补偿信号进行第一乘法处理以构成一个锁相循环，直至达到环路稳定条件时跳出锁相循环，输出校正信号。
[0077]
乘法器140在将第二补偿信号发送至鉴相器110之后，鉴相器110对第二补偿信号y(t)和参考阵元102发送的参考信号r(t)＝e
jωt
+nr(t)继续进行第一乘法处理得到鉴相信号，也就是将步骤s100中的第一补偿信号换为第二补偿信号，继续执行步骤s100，由此构成一个鉴相器110
→
环路滤波器120
→
相位生成器130
→
乘法器140
→
鉴相器110的锁相循环，该锁相循环能够不断对信号进行处理，直至达到环路稳定条件时跳出锁相循环，输出校正信号。
[0078]
可选地，环路稳定条件为累加信号与相位差估计值保持一致时，此时，乘法器140跳出锁相循环，输出校正信号此时该校正信号能够实现将参考信号的相位和待补偿信号的相位对齐的效果。
[0079]
此外相位差估计值可以是由参考信号和待补偿信号的相位差经过最小二乘法得
到的，也可以是进行归一化处理得到的，本技术实施例对此不作任何限定。
[0080]
可选的，阵列锁相系统10中还包括加法器，对每个乘法器140输出的校正信号进行求和，得到阵元校正信号。
[0081]
由于相控阵天线阵列中的阵元分为一个参考阵元102和若干个待补偿阵元101，而若干个待补偿阵元101又对应着若干个阵列锁相单元100，而每个阵列锁相单元100输出的校正信号又能表示参考信号和与该阵列锁相单元100对应的待补偿阵元101的相位对齐，若想表示整个相控阵天线阵列中的阵元相位对齐，则需要一个加法器，对每个阵列锁相单元100输出的校正信号进行求和，最终得到的阵元校正信号才能表示整个相控阵天线阵列中的阵元的相位已经对齐。
[0082]
与现有技术相比，本技术实施例具有以下有益效果：
[0083]
第一、由于采用鉴相器、环路滤波器、相位生成器、乘法器构成一个锁相循环，该锁相循环能够不断对信号进行处理，直至达到环路稳定条件时跳出锁相循环，输出校正信号，能够使得参考阵元和待补偿阵元的相位对齐。
[0084]
第二、采用加法器对每个阵列锁相单元输出的校正信号进行求和，最终得到的阵元校正信号，能够表示整个相控阵天线阵列中的阵元的相位已经对齐。
[0085]
第三、由于现有技术获取信号的各个通道之间也可能存在相位差，而本技术能够将通道之间的相位差视为参考阵元和待补偿阵元的相位差的一部分，并不用额外对通道之间的相位差进行校正，减小了成本。
[0086]
本优选实施例提供了一种计算机设备，该计算机设备可以实现本技术实施例所提供的相控阵通道校正方法任一实施例中的步骤，因此，可以实现本技术实施例所提供的相控阵通道校正方法的有益效果，详见前面的实施例，在此不再赘述。
[0087]
实施例4
[0088]
本领域普通技术人员可以理解，上述实施例的各种方法中的全部或部分步骤可以通过指令来完成，或通过指令控制相关的硬件来完成，该指令可以存储于一计算机可读存储介质中，并由处理器进行加载和执行。为此，本发明实施例提供一种存储介质，其中存储有多条指令，该指令能够被处理器进行加载，以执行本发明实施例所提供的相控阵通道校正方法中任一实施例的步骤。
[0089]
其中，该存储介质可以包括：只读存储器(rom，read only memory)、随机存取记忆体(ram，random access memory)、磁盘或光盘等。
[0090]
由于该存储介质中所存储的指令，可以执行本发明实施例所提供的任一相控阵通道校正方法实施例中的步骤，因此，可以实现本发明实施例所提供的任一相控阵通道校正方法所能实现的有益效果，详见前面的实施例，在此不再赘述。
[0091]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。