一种模数转换器、芯片及电子设备的制作方法

1.本发明涉及模数转换控制器技术领域，具体涉及一种模数转换器、芯片及电子设备。


背景技术：

2.通常而言，ad电路所实施的模数转换处理具体是针对模拟信号进行数字化的离散式采样及转换处理(简称，采转处理)。因此，采转处理的采样时间与采转结果内容间的映射精度对于采转结果在mcu(微处理器芯片)系统中的后续分析处理至关重要。尽管理论上而言，上述映射关系的错误偏差可能可以在mcu系统中运用某种补偿/纠偏算法去尽量减少(此类操作会增加分析处理的复杂度)。但是，其若得不到及时地、足够程度地减少，则累积到一定程度后就会导致后续分析处理的完全崩溃/不可纠偏(即会引入使分析处理系统恢复正常的初始化操作，这样会增加分析处理的复杂度、并降低正常后续分析处理的可用时间裕度)。
3.为了尽量减少这种采样时间与采转结果内容间映射关系的偏差，mcu系统的设计者必须采取一些针对措施：
4.第一种常见的措施是：物理上集成多套ad电路，以使常规分组和注入分组能分别在不同的ad电路中完成采转处理，故而从根本上杜绝“注入分组的插入流程”情况。但显然，这种措施的最大缺陷是显著增加了额外的硬件资源开销，不是有效的提高采样时间和转换结果两者之间的匹配误差的方法。
5.另一种常见措施则是：让常规分组的优先权高于注入分组，以避免在常规分组的采转过程中被插入注入分组的采转处理。但明显这种措施的主要缺陷就是违反了注入分组的存在定义，进而无法确保对注入通道模拟信号的采转处理及时性，也不能有效的提高采样时间和转换结果两者之间的匹配误差。


技术实现要素：

6.本公开实施例提供一种模数转换器、芯片及电子设备，至少部分解决现有技术中存在的问题。
7.第一方面，本公开实施例提供了一种模数转换器，包括：通道复用选择单元，用于基于输入的至少一个模拟信号和对应模拟信号的至少一个通道选择信号从多个输入通道中确定要进行ad处理的目标通道以及确定对应要进行ad处理的通道的目标模拟信号，将目标模拟信号传输给ad电路以进行实际的模数采转处理；
8.分组/通道控制配置单元，用于根据接收的mcu系统的配置信息确定控制配置信息，所述控制配置信息用于对不同分组或通道的采转处理进行配置控制；
9.分组/通道仲裁控制单元，用于基于接收的全局采转触发信号、所述控制配置信息、及为各通道预编程好的处理先后顺序或优先权的规则确定各通道的通道选择信号和通道采样触发信号，其中，通道选择信号，用于对通道做出选择指示，通道采样触发信号，用于
向ad电路做出当前一次ad处理的启动指示；
10.递增式累加器，用于在模数转换器的工作时钟的驱动下，对每个模数转换器的工作时钟周期进行递增累加更新，以便为采样时间的捕获提供时间基准；
11.至少一个采样时间寄存单元，用于基于所述通道采样触发信号将所述递增式累加器的实时值捕获寄存下来，作为采样时间，将所述采样时间与通道转换结果内容合并后提供给mcu系统。
12.根据本公开实施例的一种具体实现方式，还包括：
13.全局采转触发信号生成单元，由模数转换器外部的其它电路逻辑产生和/或由模数转换器内部的某部分电路逻辑产生，全局采转触发信号用于启动多个通道的模拟信号的依次连续采转流程；
14.递增式累加器在绝对计数模式下时，用于将全局采转触发信号视为一个时间零点，从相对应的零点值开始递增累加，当其递增到最大值或遇到mcu系统复位时，所述递增式累加器才会返回到零点值。
15.根据本公开实施例的一种具体实现方式，递增式累加器在相对计数模式下时，用于将所述全局采转触发信号，以及任一通道的采样触发信号均视为一个时间零点，而从相对应的零点值开始递增累加，在下次采转启动时将递增式累加器的实时值捕获，再返回到零点值。
16.根据本公开实施例的一种具体实现方式，所述递增式累加器在绝对计数模式下时，所述采样时间寄存单元用于体现各通道的采样时间起始时刻值。
17.根据本公开实施例的一种具体实现方式，所述递增式累加器在相对计数模式下时，所述采样时间寄存单元用于体现最新一个历史通道的采转处理完成的耗时值。
18.根据本公开实施例的一种具体实现方式，在某个有效的全局采转触发信号出现后，所述采样时间寄存单元捕获的第一个采样时间表示所述有效的全局采转触发信号与首个有效的通道采样触发信号之间的时间差。
19.根据本公开实施例的一种具体实现方式，所述mcu系统，用于根据所述采样时间寄存单元捕获的采样时间推算出各个通道的采样起始时刻点。
20.根据本公开实施例的一种具体实现方式，在mcu系统不需要知晓各通道的采样时间信息的情况下，所述递增式累加器、采样时间寄存单元处于不被使用的空闲状态。
21.第二方面，本公开实施例提供了一种芯片，包括：上述任意一方面所述的模数转换器。
22.第三方面，本公开实施例还提供了该电子设备包括：至少一个如第二方面所述的芯片。
23.本公开实施例中的模数转换器、芯片及电子设备，包括通道复用选择单元、分组/通道控制配置单元、分组/通道仲裁控制单元、递增式累加器、采样时间寄存单元。本公开的方案通过增加递增式累加器、采样时间寄存单元能有效地减少因其它模拟通道被优先处理、或采样转换耗时波动等原因而导致某模拟通道采样转换的采样时间和转换结果两者之间的匹配误差过大的问题，从而提高此类情况下采样结果做后续分析处理的精度。
附图说明
24.为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
25.图1为本公开实施例提供的一种模数转换器的电路架构示意图；
26.图2为针对连续模拟信号的模数转换处理的原理示意图；
27.图3为单个通道在发生了采样时间与转换结果不匹配现象时的后果示意图；
28.图4为多个互相有关联的通道无法做到绝对同步采样的示意图；
29.图5为模数转换处理在常见电机闭环自动控制系统中应用的示意图；
30.图6本公开的在所述绝对计数模式下、常规分组采转中途有注入分组采转处理插队的示意图；
31.图7本公开的在所述相对计数模式下、常规分组采转中途有注入分组采转处理插队的示意图。
具体实施方式
32.很多微处理器芯片(以下简称mcu)都集成了模数转换控制器(analog-to-digital converter，指模/数转换器或者模拟/数字转换器,以下简称adc，或adc系统)以控制模数转换电路(analog-to-digital，模拟/数字转换，以下简称ad电路)去完成模拟信号的采样和数字转换。一个adc可以控制ad电路通过多路复用的方式，完成对多通道模拟信号的分时采样并转换成数字信号(参考图2，图2为针对连续模拟信号的模数转换处理的原理示意)。每个通道的模拟信号，都有对应的采样触发信号，在特定时刻触发ad电路去完成模数采样和转换，其转换结果需和采样触发时刻点的时间(可简称为采样时间，下同)保持一一对应关系，以确定采样时间和数字转换结果的匹配关系。只有这种匹配关系是准确的，才能在对数字信号的后续处理中相对准确地还原出模拟信号的特性曲线。
33.在一种应用场景中，adc要处理的多通道模拟信号中，有些通道的模拟信号是一组相互关联的信号，期望能在同一时刻完成这组信号的采样和转换，以还原在这个时刻这组信号之间的相互关系。但由于一个ad电路一个时刻只能处理一个通道模拟信号，adc在收到所述这组模拟信号的有效采样触发信号后，只能对这组信号进行扫描式的依次连续采样，并尽可能地在一个短的时间内完成；所述这组信号每个通道的采样转换耗时往往是相同的，如果adc没有在所述这组模拟信号的扫描式采样过程中插入其它模拟信号的采样转换处理，则每个通道的转换结果就可以和采样时间一一匹配起来，然后这组模拟信号的转换结果通过后处理算法，就能比较真实地还原出这组信号转换的关系，或者利用已得的转换结果和已知的关联关系，推导出未采样的信号情况。
34.但是在mcu芯片的实际应用中，很难保证某通道模拟信号的采样申请能及时得到处理，或者因为ad采样转换耗时本身存在波动，这都会导致某通道模拟信号的采样时间偏离了期望值的情况发生，从而在转换结果和期望采样时间的匹配关系中引入误差。这种匹配关系存在的误差，必然增加原始模拟信号曲线和数字化拟合信号曲线之间的误差，或者会增加对数字信号后处理算法的复杂性。
35.目前adc对某通道模拟信号的期望采样时间都是基于其采样触发信号而计算得
的，且adc只会输出通道的采样转换结果、不会输出任何采样时间信息。当某通道的有效采样触发信号不能被adc及时响应(比如有其它通道需要优先处理)，或者该通道的有效采样触发信号本身因为存在时间波动，将导致该通道的实际采样时间与其期望值产生偏离，必然在转换结果和采样时间的匹配关系中引入误差，而后处理算法一般无法仅从转换结果中知道这种误差，这进而就增加了原始模拟信号曲线和数字化拟合信号曲线之间的误差，或是会增加对数字信号后处理算法的复杂性。
36.如图3所示，是单个通道在发生了采样时间与转换结果不匹配现象时的示意图。假设单个目标通道在没有任何特殊情况的前提下，它会在t1/t2/
…
/t7等时刻处反复地进行对相应模拟信号的模数采转处理。又假设原始的输入模拟信号是理想的三角波形式(如图中虚线波形所示，它也是所述的原始模拟信号曲线)。
37.现在因为该通道的有效通道采样触发信号不能被adc及时响应(比如有其它通道需要优先处理)，或者该通道的有效采样触发信号本身存在着时间波动，从而导致原本期待在t2/t5时刻处开始的通道采转处理分别延后到了ta/tb时刻处才开始。但是mcu系统不知道这种特殊情况的发生，它就会把ta/tb时刻处的转换结果误认为是t2/t5时刻处的转换结果，继而基于理想的拟合函数而推算出有错误偏差的数字化拟合曲线(如图中实线波形所示)。因此接下来，基于这有着明显错误偏差的拟合曲线，mcu系统就会在对数字信号的后续处理中产生累计误差。
38.如图4所示，是多个互相有关联的通道无法做到绝对同步采样的示意图。在无刷直流电机控制mcu系统的一个具体实施例中，三相的定子绕组线圈采用三三导通的应用配置(不是二二导通)，因此在推算反电动势e时需要同步探测三相的电枢电流。但是在一般的电机控制mcu中，通常为节省硬件资源开销而只会集成一套ad电路，于是原本期待在同一时刻开始的、来源于不同通道的三相电流模拟信号的采转处理就必须排队分开进行。
39.如图4所示，假设在t0时刻处首先对u相电流开始采转处理、在t0+n时刻处相应完成；因此对v相、w相电流的采转处理最早只能于t0+n、t0+2n时刻分别触发(注意：图中为便于读者看清，上述三个时刻画得间距较大，而在实际的波形曲线中它们是挨得极近的)；所以v相、w相电流的实际转换结果(如图中iv'、iw'所示)肯定是有别于原本期待在t0时刻处能获得的转换结果的(如图中iv、iw所示)。但若三相电流各自通道的所述采样时间和转换结果的关联匹配精度能得到保证的话，mcu系统是可以基于探测到的实际转换结果和目标拟合函数而在时间轴上反向推算出所述期待转换结果的高精度近似值的，因此在后续分析处理时仍能基于同一时刻的三相电流转换结果而推算出足够高精度的反电势曲线。
40.以无刷直流电机控制mcu芯片(以下简称电机控制mcu)为例，一般电机控制mcu需要采集电机三相定子绕组线圈所对应的一组反电动势电压模拟信号，并利用这组反电动势电压模拟信号的变化计算电机绕组线圈相对电机内圈转子永磁体的角位置、转速等信息。由于任意时刻电机三相定子绕组线圈的三个反电动势电压模拟信号的和在理想情况下恒为零，因此通过采样任意两相的反电动势电压模拟信号，就可以推算剩余另一相的反电动势电压。
41.在没有位置传感器的配置场景下，为了采样获取上述三相的反电动势电压模拟信号，在一个常见方案中它需要将电机之三相定子绕组线圈所对应的电流模拟信号从电机输出、作为一种反馈信息而提供给电机控制mcu。
42.在上述对电流模拟信号开展ad处理(即模拟/数字转换处理)的同时，同一个电机控制mcu可能还需要采转(即，采样转换的简写)处理其它通道的输入模拟信号，比如mcu自身的电源电压、芯片温度、驱动电流等等。因此，mcu将有需要在同一个小段时间窗口内相对同步地、针对不同来源的多个输入通道的模拟信号开展ad及后续分析处理的可能性。
43.而要针对不同来源多通道的输入模拟信号开展上述处理，在电机控制mcu系统中的常规方法一般为：
44.·
确保ad处理的采转速率远高于输入模拟信号的需求采样速率，而采样频率大于输入模拟信号最大频率的两倍；
45.·
将多个输入通道上的模拟信号按不同类别进行分组；(譬如上述举例中，电机反馈电流和mcu芯片温度就是两类需做不同分组的模拟信号)；
46.·
采用分时复用方式及预设好的优先权算法，仅集成一套adc电路去完成不同分组(当然也可是同一分组)中多通道的输入模拟信号的ad处理控制工作；
47.·
由所述唯一的adc电路去将所述不同通道的采转结果提供给mcu系统，以开展进一步的后续分析处理。
48.在更为具体的应用场景中，电机控制mcu的常见做法则是：将电机反馈的电流模拟信号定义在常规分组中(注：相应称为常规通道)，而将其它来源的模拟信号定义在注入分组中(注：相应称为注入通道)。当mcu系统生成了一个“将启动常规分组采转处理”的采样触发信号时，该常规分组中选定多个通道的输入模拟信号将按预设好的先后顺序或优先权设置、依次连续地完成其采转处理(注：这其中涉及的控制就是由adc电路负责的，而底层的模数采转处理则是由ad电路实现；对于注入分组来说，也是如此)。而在通常的adc电路设计中，一般是将注入分组的处理优先权设计成高于常规分组的；换言之，若在某个常规分组的多通道采转过程中插入了注入分组的采转处理申请，则该常规分组当前剩余通道的采转处理将被中止暂停，adc电路转而优先去开展插队进来的注入分组各通道的采转处理，直到该注入分组中所有选定通道的采转处理全部完成后，才返回去恢复开展常规分组中剩余通道的采转处理控制。注意：以上的注入插队
→
常规中断
→
常规恢复的整个过程，就可简称为“注入分组的插入流程”。
49.现在假设：在某常规分组各通道的采转过程中完全未发生注入分组的插入流程，由于单个通道的采转耗时通常是确定的(在ad电路的工作原理和采转分辨率都已确定的前提下，常规通道和注入通道的单次采转耗时是一致且固定的)、若又能确定出分组内第一个通道的采样时刻点时间的话(下文将所述第一个通道的采样时间特称为采转起始时刻)，则该常规分组内各通道的采样时间就是可推算得出的。如此，且在能及时寄存好各个采转结果的前提下，各常规通道的采样时间和采转结果内容的映射对应关系就得到了绑定关联。
50.而若上述假设不成立，即在所述常规分组各通道的采转过程中发生了“注入分组的插入流程”，因为mcu系统并不能预知所述注入分组的具体插入时刻，所以若它依旧按上述假设去推算常规通道的采样时间和采转结果内容间映射关系的话，不可避免地就会产生错误偏差。
51.在一些模数采转处理需要较高精度的场合中，显然上述这种映射关系的错误偏差对于采转结果后续所要进行的数字化分析处理是极其不利的。为了避免在上述针对多通道的输入模拟信号进行ad及后续分析处理时出现采样时间和采转结果内容间的映射偏差，本
公开提出了一种模数转换器，下面结合附图对本公开实施例进行详细描述。
52.以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
53.需要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
54.还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
55.另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
56.请参阅图1，图1是本公开的一种模数转换器的一些实施例的示意图。如图1所示，该模数转换器包括：
57.通道复用选择单元，用于基于输入的至少一个模拟信号和对应模拟信号的至少一个通道选择信号从多个输入通道中确定要进行ad处理的目标通道以及确定对应要进行ad处理的通道的目标模拟信号，将目标模拟信号传输给ad电路以进行实际的模数采转处理；
58.分组/通道控制配置单元，用于根据接收的mcu系统的配置信息确定控制配置信息，所述控制配置信息用于对不同分组或通道的采转处理进行配置控制；
59.分组/通道仲裁控制单元，用于基于接收的全局采转触发信号、所述控制配置信息、及为各通道预编程好的处理先后顺序或优先权的规则确定各通道的通道选择信号和通道采样触发信号，其中，通道选择信号，用于对通道做出选择指示，通道采样触发信号，用于向ad电路做出当前一次ad处理的启动指示；
60.递增式累加器，用于在模数转换器的工作时钟的驱动下，对每个模数转换器的工作时钟周期进行递增累加更新，以便为采样时间的捕获提供时间基准；
61.至少一个采样时间寄存单元，用于基于所述通道采样触发信号将所述递增式累加器的实时值捕获寄存下来，作为采样时间，将所述采样时间与通道转换结果内容合并后提供给mcu系统。
62.在一些实施例中，参考图1，该电路架构包括adc电路1(即模数转换控制器)、ad电路2，所述adc电路1负责对要进行模数转换处理的输入信号进行仲裁选择以及转换结果的
寄存等操作。模数转换控制器首先包括了以下的一般adc电路通常会包括的若干部件及关键信号：
63.·
复用选择单元10；
64.·
分组/通道控制配置单元11；
65.·
分组/通道仲裁控制单元12；
66.·
通道转换结果寄存单元13；
67.·
全局采转触发信号；
68.·
通道选择信号；
69.·
通道采样触发信号。
70.其中，复用选择单元10，用于基于相应通道选择信号来从多个输入通道中选通出一路模拟信号、传输给ad电路以进行实际的模数采转处理；
71.其中，分组/通道控制配置单元11，用于以源于mcu系统的有关配置信息而对adc电路可能针对不同分组或通道而欲开展的采转处理做好配置控制；
72.其中，分组/通道仲裁控制单元12，用于基于所述控制配置信息、及为各通道预编程好的处理先后顺序或优先权设置而对当前要进行ad处理的通道做出仲裁选择；
73.其中，通道转换结果寄存单元13，用于将ad电路在采转完成后输出的转换结果进行适当地寄存、以便于在各种应用场合下被mcu系统所获取；
74.其中，全局采转触发信号，用于启动一组多个通道的模拟信号的依次连续采转流程。一般地，它通常由adc电路外部的其它电路逻辑产生，可选地，它也可由adc电路内部的某部分电路逻辑产生。
75.其中，通道选择信号，用于对当前要进行ad处理的通道做出选择指示，其由所述分组/通道仲裁控制单元产生。
76.其中，通道采样触发信号，用于向ad电路做出当前一次ad处理的启动指示，其由所述分组/通道仲裁控制单元产生。
77.其次，基于上述任一实施例，本公开的模数转换器的实施例在一般的adc电路的基础上添加了以下部件：递增式累加器和采样时间寄存单元。
78.其中，递增式累加器，在adc电路工作时钟的驱动下，该累加器于每个adc时钟周期都会进行递增累加更新，以为所述采样时间的捕获提供时间基准。
79.其中，采样时间寄存单元，用于基于有效的通道采样触发信号而将其时的所述递增式累加器实时值捕获寄存下来，作为所述采样时间信息、与通道转换结果内容合并后供mcu系统成对获取。
80.在上述任一实施例的基础上，所述递增式累加器在adc电路中只需集成一个(根据实际情况而定也可以是多个)就可实现绝对计数模式和/或相对计数模式。
81.·
在绝对计数模式下，递增式累加器将所述全局采转触发信号视为一个时间零点而从某选定零点值(包括但不限于0或1，下同)开始递增累加；仅当其递增到极限值或最大值(譬如32-bit位宽的累加器在计数到0xffff_ffff时再有递增的话，就会变回零点值)或遇到系统复位时，所述递增式累加器才会返回到零点值。
82.·
在相对计数模式下，递增式累加器会将所述全局采转触发信号、以及任一通道采样触发信号均视为一个时间零点而从某选定零点值开始递增累加；一般当递增到某个较
小对应值(譬如5-bit位宽的累加器在计数到0x12)时，所述递增式累加器就应返回到零点值(譬如1)重新开始递增累加。这里的较小对应值与选定零点值的差值就是单次ad(即单个通道的)采转处理的完成耗时。
83.其中，在相对计数模数下的零点值可以是预设的。
84.其中，在相对计数模数下，将所述全局采转触发信号，以及任一通道的采样触发信号均视为一个时间零点，而从相对应的零点值开始递增累加，在下次采转启动时将递增式累加器的实时值捕获、再返回到零点值，如此所捕获实时值与零点值的差为是这一次采转的广义耗时(狭义耗时是采转处理本身的耗时，广义耗时则又多出了因其它因素而增加的延时，譬如被注入分组的插队)。
85.在上述任一实施例的基础上，所述采样时间寄存单元在adc电路中至少集成一个，也可按具体应用场合需求而集成多个。通常而言，它的集成个数和所述通道转换结果寄存单元的集成个数可以保持一致。
86.所述递增式累加器不管是在哪种计数模式下，采样时间寄存单元均在任一通道采样触发信号有效时被捕获寄存为递增式累加器的实时值。
87.在上述任一实施例的基础上，采样时间寄存单元的集成个数及缘由可以分为：
88.1)为常规分组所有的已集成通道分别各集成独立的采样时间寄存单元，方便各个常规通道的转换结果不会互相覆盖而造成数据遗漏；
89.2)为常规分组所有的已集成通道仅集成一个共享的采样时间寄存单元，方便mcu系统对所有常规通道的转换结果可从同一寄存单元处获取、减轻相应的控制复杂性；
90.3)为注入分组所有的已集成通道分别各集成独立的采样时间寄存单元，方便各个注入通道的转换结果不会互相覆盖而造成数据遗漏；
91.4)为注入分组所有的已集成通道仅集成一个共享的采样时间寄存单元，方便mcu系统对所有注入通道的转换结果可从同一寄存单元处获取、减轻相应的控制复杂性；
92.5)在常规分组和注入分组同时存在的情况下，两类分组的采样时间寄存单元集成方案可分别选用上述1)或2)、及3)或4)方案。另外，在应用及配置环境允许的某些情况下，针对两类分组不做区分地集成一或多个所述采样时间寄存单元也可能是可行的。
93.另，若应用上能确保注入分组的通道采转处理总是具有最高优先权，一般就不需要为其集成专有的采样时间寄存单元，也即常规分组和注入分组可共享使用某一或多个所述采样时间寄存单元。
94.在上述任一实施例的基础上，所述递增式累加器在绝对计数模式下时，所述采样时间寄存单元中总体体现的是各通道的采样时间起始时刻值。
95.在上述任一实施例的基础上，所述递增式累加器在相对计数模式下时，所述采样时间寄存单元中总体体现的是最新一个历史通道的采转处理完成耗时值。
96.递增式累加器不管是在哪种计数模式下，采样时间寄存单元均是在任一通道采样触发信号有效时被捕获寄存为递增式累加器的实时值。
97.在上述任一实施例的基础上，不管是在哪种计数模式下，某个有效的全局采转触发信号出现后的第一个采样时间寄存单元捕获值均特殊地体现了该有效全局采转触发信号与首个有效的通道采样触发信号之间的时间差值；
98.在上述任一实施例的基础上，不管是在哪种计数模式下，mcu系统都可从所述采样
时间寄存单元的捕获值推算出各个通道的采样起始时刻点的同一种时间信息，也即“以所述全局采转触发信号的有效处为最初时间零点”的时间轴上各通道的高精度采样起始时刻信息。
99.在上述任一实施例的基础上，所述递增式累加器、采样时间寄存单元在一些情况下是可以处于不被使能的空闲状态的。所述这些情况包括但不限于：mcu系统不需要知晓各通道的采样时间信息的场合，譬如mcu系统能确认在某组输入通道模拟信号的采转过程中不会被其它通道的采转处理插队，而且该组各通道的采转耗时是已知且确定的。
100.本公开实施例中的模数转换器，包括通道复用选择单元、分组/通道控制配置单元、分组/通道仲裁控制单元、递增式累加器、采样时间寄存单元。本公开的方案通过增加递增式累加器、采样时间寄存单元能有效地减少因其它模拟通道被优先处理、或采样转换耗时波动等原因而导致某模拟通道采样转换的采样时间和转换结果两者之间的匹配误差过大的问题，从而提高此类情况下采样结果做后续分析处理的精度。
101.在一个具体实施例中，某个全局采转触发信号对应所述时间零点，该信号需要经历a个单位时间才会在adc电路中驱使生成第一个通道采样触发信号，则其时所述递增式累加器便已更新为a(无论其是在绝对或相对计数模式下)。在第一个通道采样触发信号被有效生成后，第一个通道的ad采转处理开始进行，在此期间：
102.1、若所述递增式累加器在相对计数模式下，它的更新过程是从1(选定零点值)开始+1递增到n(表征单次ad处理的采转完成耗时)；
103.2、若所述递增式累加器在绝对计数模式下，它的更新过程是从a+1(选定零点值)开始+1递增到a+n(表征单次ad处理的采转完成耗时)；
104.第一个通道的采转完成时，根据mcu系统及ad电路自身情况的综合考虑，第二个通道采样触发信号或可同步生成、或可经少许延迟后生成。注意，具体是必须经延迟后生成、还是可立即生成，其需要综合考虑以下两个因素：
105.实际电路环境中从“adc电路生成的通道采样触发信号”到“ad电路的相应接收端口能识别到所述通道采样触发信号”之间的具体延迟；
106.实际电路环境中从“ad电路生成的通道采转完成指示信号”到“adc电路的相应接收端口能识别到所述采转完成指示信号”之间的具体延迟。
107.在一些应用场景中，上述两个延迟因素可以忽略不计，换言之，下述过程是以“后一个通道采样触发信号在前一个通道的采转完成时刻同步生成”为前提而开展描述的。也即有，第(i-1)个通道的采转完成的同时系统会生成第i个通道的通道采样触发信号(i≥2)。因此，在第i个通道的采转处理进行期间，所述递增式累加器的更新过程是：
108.(1)在相对计数模式下，从1开始+1递增到n；
109.(2)在绝对计数模式下，从"a+1+(i-2)*n"开始+1递增到"a+(i-1)*n"。
110.可以看出，在相对计数模式下，所述递增式累加器的可计达最大值是a或n，无论是哪个，其相对是较小的可计达最大值，因此所述递增式累加器和采样时间寄存单元的电路规模能做到相对较小的水平。而在绝对计数模式下，所述递增式累加器的可计达最大值显然就会大出许多，因此所述递增式累加器和采样时间寄存单元的电路规模必须做到相对较大的水平。
111.而做为转换最终结果之一的所述采样时间，即采样时间寄存单元捕获值，它在本
发明所提供方法中必须和所述转换结果内容一起成对地供mcu系统访问；那么显然，采样时间寄存单元电路规模的增大，必然会增加mcu系统的访问数据量，继而可能降低所述ad及后续分析处理整体的完成性能。
112.由此可见，在一些特定的环境场合中，对所述递增式累加器采用相对计数模式，是有利于提升在“从所述采样时间寄存单元中访问获取采样时间”这一方面的系统处理性能的。而在另一些环境场合中，对所述递增式累加器采用绝对计数模式，可令mcu系统省去基于“相对完成耗时”而算出“绝对起始时刻”的软件运算，从而在其环境下提升了整体的系统处理性能。
113.图5为模数转换处理在常见电机闭环自动控制系统中的示意图。
114.所谓自动控制系统，是指“对生产中某些关键性参数进行自动控制，使它们在受到外界干扰影响而偏离正常状态时，能够被自动地调节而回到工艺所要求的数值范围内的、一种由控制主体、控制客体和控制媒体组成的具有自身目标和功能的管理系统”。
115.自动控制系统一般分为开环和闭环两种，在控制精度要求较高的电机驱控应用中通常会选择闭环控制。而所谓闭环控制，也就是(负)反馈控制，其系统组成包括检测装置，控制装置，执行机构和被控对象。检测装置检测被控对象的某种状态信息(输出量)，并将其转变成物理信号(一般是模拟电信号)传给控制装置。控制装置比较被控对象当前状态(输出量)对希望状态(参考量)的偏差，产生一组控制信号，通过执行机构驱动被控对象运动，使其运动状态接近希望状态。
116.上述描述具体到电机驱控的应用环境中，所述闭环控制系统的各个组成部分一般映射为：检测装置＝反馈探测电路(譬如带有霍尔位置传感器)，控制装置＝电机控制mcu系统(芯片)(含有负责模数转换处理及pwm波形信号产生的电路子模块)，执行机构＝电极功率放大驱动电路，被控对象＝电机本体，即图中的(无刷直流)电极。
117.为了达成对无刷直流电机的闭环控制、从而对其转速+角位置+转动扭矩(简称为转矩)进行自动化的智能控制，在一个具体实施例中可实现如图5所示的这么一套电机控制系统。注意，在对控制精度要求较高的应用场合中，驱控电机使其转矩产生地较平滑(即使转矩波动尽量小)是电机驱控业界的一大业务难点。为了克服这一难点，电机控制mcu系统通常会采用简称为pid及foc的反馈算法去更精细地对电机进行驱控。而这些反馈算法的有效开展前提，则是让电机控制mcu系统获得正确且足够精细的相应反馈信息。
118.在常见的定子绕组线圈呈y型摆放的无刷直流电机本体中，外圈间隔120
°
摆放的三个定子绕组一般简称为三相；通过控制其线圈中流过电流(即电枢电流)的有无、方向可以产生电枢磁场从而与电机内圈的永磁体形成磁场吸引或排斥效应，便可以带动与内圈永磁体同轴绑定的电机转轴的转动。在电机业界熟知的“二二导通”配置场景中，上述三相的定子绕组线圈在同一小段时间窗口内只有两个可能处于导通状态(对应称为“导通相”)、剩余另一个则处于非导通状态(对应称为“非导通相”)。假设某个时间窗口内导通相是a和b、非导通相是c，则对a+b两相通过诸如“两个半桥共4个n型mos管”的电路模型可控制其绕组线圈中是否会有电流通过、以及电流通过的正反方向；而对c相的“一个半桥共2个n型mos管”则维持关闭状态，即使其绕组线圈中无任何电流通过。
119.针对a+b+c三相的三个半桥共6个n型mos管，目前电机通常采用基于pwm调制的控制技术来管控mos管之源漏两级施加电压在微观层面上的有无及方向，进而控制上述导通
相电枢电流的有无及方向。在常见的六步式pwm调制方案中，电机转轴转过360
°
的一圈被分成六个各60
°
的扇区；在单步的60
°
调制周期中，两个导通相、一个非导通相的选择是保持一定的，从而持续地驱控电机转轴按既定方向转过60
°
。而在转轴转到所述扇区的分界点附近时，则必须改变导通相及非导通相的组合(譬如原本是c为非导通相、a+b为导通相；改变后是b为非导通相、a+c为导通相)才能驱控电机转轴按既定方向继续转动——这个操作一般称为换相操作。
120.所述电机闭环自动控制系统中的反馈探测电路可分为有位置传感器、无位置传感器两种类型(简称为有感、无感)。对于有感类型的反馈探测电路来说，一般是由额外的位置传感器(譬如霍尔元件或光栅编码器)来负责提供电机转轴的角位置信息。而无感类型的反馈探测电路，因为省掉了位置传感器的配置成本和占用体积，所以在某些应用场合中是很有需求的。作为代价，在无感反馈探测电路中一般需要监测所谓反电动势ea的过零点时刻来推算出角位置信息；而要监测反电动势ea，则必须针对三相的电枢电流进行监测。
121.在上述换相操作的切换过程中，同样因为反电动势的存在，导通相绕组线圈中会形成“与原本电枢电流成分反效果的励磁电流成分”(注：此描述仅为一种简单理解)，使得导通相的电枢电流达不到原来理想的水平，这在所形成的电机转矩波形图上就会表现为一个相对短时的下降抖动，也即所谓的电机转矩波动。
122.为了补偿在换相过程中的转矩波动、使得转矩波形最大程度地平滑，又基于闭环自动控制系统的一贯思想，被控对象(电机本体)的电枢电流当前状态与系统期待的电枢电流希望状态之间的偏差需要被控制装置(电机控制mcu系统)所实时获知，进而可使控制装置于微观层面上基于电压幅度恒定、导通占空比可实时调制的pwm信号而在直流电路体系中，于宏观层面上模拟出譬如正弦波形的、添加了补偿成分的电枢电流。
123.而要获知上述提及的电枢电流偏差，必须获知越精确越好的电枢电流当前状态，这就引出了电机控制mcu系统中对高精度的模数转换及后续分析处理的实现必要性。另外，要计算出所述电枢电流偏差，肯定是要基于同一目标时刻处的某单相电流的当前状态和希望状态进行比较计算的；因此，一旦发生了时间轴上的误差(譬如拿t1时刻的希望状态和t2时刻的当前状态比较)且此误差超过了某个阈值程度时，则其在相应闭环反馈控制算法下而控制生成的pwm信号就难以达到减轻转矩波动的期待控制效果。所以，所述模数转换及后续分析处理的实现一来须确保采转处理的高精度、二来也须确保分析处理的低误差度。
124.从图5的实施例中可以看出，采用本公开的模数转换器，能实现在无感配置环境下的电机闭环自动控制系统中有效地避免电机输出各相电枢电流被电机控制mcu系统探测获取时的时间误差。
125.图6、图7为本公开分别在所述绝对、相对计数模式下常规分组采转中途有注入分组采转处理插队的示意图。
126.在一个具体实施例中，上述电机输出的三相电枢电流模拟信号可映射为常规分组的3或6个输入通道(视电流信号是单端或差分形式)，同时在mcu系统内部的参考电压信号被映射为注入分组的1个通道。故此，在对三相电枢电流信号通过常规通道而进行模数转换处理时，通常是无法预知对内部参考电压信号的ad采转申请会于何时提出的，因此就出现了因注入通道的采转处理插队而导致某个常规通道及其后剩余通道们的采转过程被拖后、却未被mcu系统得知的可能性。
127.针对以上可能性的解决方案，可以用如图6和图7所示的具体实施例电路逻辑来展开详细的阐述。其中，图6和图7的本质区别在于所述递增式累加器分别是在绝对和相对计数模式下进行的更新变化。
128.如图6所示，首先假设在时间轴上的t1时刻处，系统中产生了一个常规分组的全局采转触发信号，在应用上该信号期待是基于常规分组的多个通道、依循着u
→v→w→u→v→w→…
的顺序持续地对uvw三相的电枢电流信号做ad处理。又假设，自t1时刻又经历了δ(a)的延迟后，所述分组/通道仲裁控制单元12产生了第一个通道采样触发信号(于t2时刻处)；此时，相应的递增式累加器已递增为a，故而(此时通道采样触发信号是有效的)这个a值会被捕获寄存入常规分组专有的采样时间寄存单元中。
129.在t2时刻后，按照预先编程的先后顺序或优先权设置而选通的第一个常规通道(标记为rg#1)开始了它的采转处理。在ad电路2的采样原理及分辨率恒定的常见前提下，针对单个通道的单次ad处理的采转完成耗时是恒定的，假设其值为n(单位是1个adc时钟周期，下同)，则在所述递增式累加器更新到(a+n)值时ad电路2会输出当次的ad采转结果内容；于此同时，用于rg#2通道的通道采样触发信号也被生成(于t3时刻处；注：同前文所述，假设当前通道的采转完成时，下一通道的采样触发信号可立即生成)；故而，此时所述递增式累加器的实时值(a+n)会被捕获寄存入所述同一个采样时间寄存单元中。
130.在t3时刻后，与上类似地，第二个常规通道(标记为rg#2)开始了它的采转处理，其在所述递增式累加器更新到(a+2n)值时完成并输出转换结果(于t4时刻处)；于此同时，用于rg#3通道的的通道采样触发信号也被生成；故而，此时所述递增式累加器的实时值(a+2n)会被捕获寄存入所述同一个采样时间寄存单元中。
131.在t4时刻后，与上类似地，第三个常规通道(标记为rg#3)开始了它的采转处理。但与上不同的是，在这次ad处理未完成前的t5时刻处，突然有插入了一个优先权更高的注入分组全局采转触发信号。该注入全局触发信号被所述分组/通道仲裁控制单元12监测到，于是在rg#3通道的采转处理完成后、转而跳转去实施注入分组的采转处理控制。注意，对图6和图7所示的两个具体实施例来说,{t5-t6}这个时间窗口均表示：自生成上述注入全局触发信号开始到首个注入通道采样触发信号被生成时的一段时间延迟。
132.假设图6所示的具体实施例中的注入分组对应有两个注入通道的采转申请，则与上类似地，所述分组/通道仲裁控制单元12会识别到t6和t7时刻处的两个通道采样触发信号不属于常规分组，因而在所述绝对计数模式下上述俩时刻处的递增式累加器实时值不会被捕获寄存入常规分组专有的采样时间寄存单元。
133.在t8时刻处，所述分组/通道仲裁控制单元12会发现到注入分组的所有通道均已完成了采转处理，故它会立即(如前文所述，也可能有少许延迟)恢复去开展之前被中断的常规分组下一通道(即rg#4)的采转处理控制，也即产生rg#4的通道采样触发信号。于是接下来，在{t8-t9}、{t9-t10}、
…
的时间窗口内会完成rg#4、rg#5、
…
等剩余常规通道的采转处理。又假设在t8时刻处所述递增式累加器的实时值为c，则与上类似的，在t8、t9、
…
等时刻处的递增式累加器实时值c、c+n、
…
等会被分别捕获寄存入所述同一个采样时间寄存单元中。
134.对比图6和图7，也参阅前文所述的绝对计数模式与相对计数模式的定义差别，从图7中可明显观察得：在相对计数模式下，在各个常规的通道采样触发信号生成时所述递增
式累加器都应被初始化为零点值(图7中是初始化为1)，而不是像在绝对计数模式下时的持续递增累加。
135.如图6所示，所述绝对计数模式下在t3、t4、t6、t9、t10等常规通道的采转处理完成时刻，所述采样时间寄存单元的实时值(即a、a+n、a+2n、c、c+n)确实为这些常规通道的对应采样起始时刻值。
136.如图7所示，所述相对计数模式下在t3、t4、t6、t9、t10等常规通道的采转处理完成时刻，所述采样时间寄存单元实时值的累加结果(即a、a+n、a+2n、a+2n+b、a+3n+b)确实为这些常规通道的对应采样起始时刻值。
137.以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。