半导体存储装置的制作方法

本公开总体上涉及一种半导体存储装置，更具体地涉及一种三维半导体存储装置。

背景技术：

1、非易失性存储装置是一种即使在电源中断时也能保持所存储的数据的存储装置。随着其中存储单元以单层形式形成在基板上的二维非易失性存储装置的集成度的提高达到极限，近来已经考虑其中存储单元垂直层叠在基板上的三维非易失性存储装置。

2、三维非易失性存储装置包括交替层叠的绝缘层和栅电极以及贯穿绝缘层和栅电极的沟道层，并且存储单元沿沟道层层叠。已经开发了各种结构和各种制造方法，以提高这种具有三维结构的非易失性存储装置的操作可靠性。

技术实现思路

1、实施方式提供一种能够提高存储单元的集成度的半导体存储装置。

2、根据本公开的一个方面，提供一种半导体存储装置，该半导体存储装置包括：位于半导体基板上的第一层叠结构和第二层叠结构；第一垂直结构，所述第一垂直结构具有与所述第一层叠结构接触的侧壁，所述第一垂直结构包括第一存储层和第一沟道图案；第二垂直结构，所述第二垂直结构具有与所述第二层叠结构接触的侧壁，所述第二垂直结构包括第二存储层和第二沟道图案；第一位线接触结构，所述第一位线接触结构位于所述第一垂直结构上；以及第一位线，所述第一位线与所述第一位线接触结构交叠，其中，所述第一层叠结构和所述第二层叠结构中的每一个包括层叠在所述半导体基板上以彼此垂直间隔开的导电层，并且其中，所述第一位线接触结构具有朝向所述第一位线变宽的形状。

3、根据本公开的另一方面，提供一种半导体存储装置，该半导体存储装置包括：位于半导体基板上的第一层叠结构和第二层叠结构；第一垂直结构，所述第一垂直结构具有与所述第一层叠结构接触的侧壁，所述第一垂直结构包括第一存储层和第一沟道图案；第二垂直结构，所述第二垂直结构具有与所述第一层叠结构接触的侧壁，所述第二垂直结构包括第二存储层和第二沟道图案；第三垂直结构，所述第三垂直结构具有与所述第二层叠结构接触的侧壁，所述第三垂直结构包括第三存储层和第三沟道图案；第四垂直结构，所述第四垂直结构具有与所述第二层叠结构接触的侧壁，所述第四垂直结构包括第四存储层和第四沟道图案；第一位线接触结构，所述第一位线接触结构位于所述第一垂直结构上；以及第一位线，所述第一位线与所述第一位线接触结构交叠，其中，所述第一层叠结构和所述第二层叠结构中的每一个包括层叠在所述半导体基板上以彼此垂直间隔开的导电层，并且其中，所述第一位线接触结构具有朝向所述第一位线变宽的形状。

4、根据本公开的另一方面，提供一种半导体存储装置，该半导体存储装置包括：位于半导体基板上的第一层叠结构和第二层叠结构；第一垂直结构，所述第一垂直结构具有与所述第一层叠结构接触的侧壁，所述第一垂直结构包括远离所述半导体基板垂直延伸的第一沟道图案和第一存储层；第二垂直结构，所述第二垂直结构具有与所述第二层叠结构接触的侧壁，所述第二垂直结构包括远离所述半导体基板垂直延伸的第二沟道图案和第二存储层；位线接触结构，所述位线接触结构位于所述第一垂直结构上；以及位线，所述位线与所述位线接触结构交叠，其中，所述第一沟道图案通过抵靠所述第一垂直结构的侧壁设置的垂直延伸隔离层而隔离成第一分离沟道图案，其中，所述第二沟道图案通过抵靠所述第二垂直结构的侧壁设置的垂直延伸隔离层而隔离成第二分离沟道图案，并且其中，所述位线接触结构接触所述第一分离沟道图案中的一个。

技术特征：

1.一种半导体存储装置，所述半导体存储装置包括：

2.根据权利要求1所述的半导体存储装置，其中，所述第一层叠结构包括层叠在所述半导体基板上以彼此垂直间隔开的所述导电层中的第一导电层，并且

3.根据权利要求1所述的半导体存储装置，所述半导体存储装置还包括设置在所述第一层叠结构和所述第二层叠结构之间的隔离绝缘层。

4.根据权利要求1所述的半导体存储装置，所述半导体存储装置还包括：

5.根据权利要求1所述的半导体存储装置，其中，所述第一位线接触结构从所述第一沟道图案延伸以突出超过所述第一层叠结构。

6.根据权利要求1所述的半导体存储装置，所述半导体存储装置还包括设置在所述第一位线接触结构和所述第一位线之间的上接触件。

7.根据权利要求1所述的半导体存储装置，其中，所述第一层叠结构包括第一单元层叠结构和第一选择层叠结构，并且

8.根据权利要求7所述的半导体存储装置，所述半导体存储装置还包括贯穿所述第一层叠结构或所述第二层叠结构的虚设垂直结构。

9.根据权利要求7所述的半导体存储装置，其中，所述第一层叠结构包括层叠在所述半导体基板上以彼此间隔开的所述导电层中的第一导电层，并且

10.一种半导体存储装置，所述半导体存储装置包括：

11.根据权利要求10所述的半导体存储装置，所述半导体存储装置还包括设置在所述第一层叠结构和所述第二层叠结构之间的隔离绝缘层。

12.根据权利要求10所述的半导体存储装置，所述半导体存储装置还包括：

13.根据权利要求10所述的半导体存储装置，所述半导体存储装置还包括设置在所述第一位线接触结构和所述第一位线之间的上接触件。

14.根据权利要求10所述的半导体存储装置，其中，所述第一位线接触结构从所述第一沟道图案延伸以突出超过所述第一层叠结构。

15.一种半导体存储装置，所述半导体存储装置包括：

16.根据权利要求15所述的半导体存储装置，其中，所述第一存储层设置在所述第一垂直结构的侧壁上，并且远离所述半导体基板垂直延伸。

17.根据权利要求16所述的半导体存储装置，其中，所述第一沟道图案和所述第一存储层具有贯穿所述第一层叠结构的圆柱形形状。

18.根据权利要求15所述的半导体存储装置，所述半导体存储装置还包括第一隔离结构，所述第一隔离结构与所述垂直延伸隔离层接触，并且与所述第一存储层和所述第二存储层交叠。

19.根据权利要求15所述的半导体存储装置，其中，所述第一层叠结构和所述第二层叠结构中的每一个包括层叠在所述半导体基板上以彼此垂直间隔开的导电层。

20.根据权利要求15所述的半导体存储装置，其中，所述位线接触结构具有朝着所述位线变宽的形状。

技术总结
本发明提供一种半导体存储装置，包括：位于半导体基板上的第一层叠结构和第二层叠结构；第一垂直结构，其具有与第一层叠结构接触的侧壁，第一垂直结构包括第一存储层和第一沟道图案；第二垂直结构，其具有与第二层叠结构接触的侧壁，第二垂直结构包括第二存储层和第二沟道图案；第一位线接触结构，其位于第一垂直结构上；以及第一位线，其与第一位线接触结构交叠。第一层叠结构和第二层叠结构中的每一个包括层叠在半导体基板上以彼此垂直间隔开的导电层。第一位线接触结构具有朝向第一位线变宽的形状。

技术研发人员：崔圭辰,金该俐,沈揆赞
受保护的技术使用者：爱思开海力士有限公司
技术研发日：
技术公布日：2024/1/15