一种半导体结构的制备方法和半导体结构与流程

本公开涉及半导体，尤其涉及一种半导体结构的制备方法和半导体结构。

背景技术：

1、dram(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

2、随着dram等存储器结构的不断微缩，使用三维(three dimensional，3d)结构将半导体存储器的结构向上进行了空间拓展，对动态随机存取存储器等存储器的发展有极大的帮助。

技术实现思路

1、第一方面，本公开实施例提供了一种半导体结构的制备方法，包括：

2、提供堆叠结构，所述堆叠结构包括衬底和形成于所述衬底上的至少一层堆叠层；所述堆叠层包括牺牲层和形成于所述牺牲层上的有源层；

3、于所述堆叠结构内形成沿第一方向延伸的第一沟槽；所述第一沟槽将所述有源层分割为有源柱；沿第一方向，所述有源柱包括第一源漏区、沟道区和第二源漏区；

4、于所述堆叠结构内形成源漏沟槽，所述源漏沟槽暴露所述第一源漏区和所述第二源漏区；

5、对所述第一源漏区和所述第二源漏区执行第一次原位选择性外延生长处理，形成第一掺杂区和第二掺杂区；

6、于所述堆叠结构内形成沟道沟槽，所述沟道沟槽暴露部分所述沟道区；

7、对被所述沟道沟槽暴露的所述沟道区执行第二次原位选择性外延生长处理，形成沟道层。

8、在一些实施例中，沿所述第一方向，所述堆叠结构包括位线区、晶体管区和电容区，在提供堆叠结构之后，所述方法还包括：

9、于所述堆叠结构上形成第一氧化层；

10、于所述第一氧化层上形成第一隔离层；

11、相应的，于所述堆叠结构内形成沿第一方向延伸的第一沟槽，包括：

12、于位于所述晶体管区和所述位线区的所述第一隔离层、所述第一氧化层和所述堆叠结构内形成所述沿第一方向延伸的第一沟槽；

13、其中，位于所述晶体管区内的所述有源层被所述第一沟槽分割为所述有源柱，位于所述电容区内的所述有源层被所述第一沟槽分割为电容柱。

14、在一些实施例中，于所述堆叠结构内形成源漏沟槽，包括：

15、于所述第一沟槽内形成第二氧化层；所述第二氧化层的顶面与所述第一隔离层的顶面平齐；

16、于所述第一隔离层的顶面平面上方形成源漏掩膜层；其中，在所述位线区和所述电容区上方，所述源漏掩膜层完全覆盖所述第一隔离层和所述第二氧化层，在所述晶体管区上方，所述源漏掩膜层具有沿第二方向延伸的源漏图案；

17、以所述源漏掩膜层为掩膜进行图案转移，去除被所述源漏图案暴露的区域下方的所述第一隔离层、所述牺牲层和所述第二氧化层，形成所述源漏沟槽；

18、其中，所述源漏沟槽包括第一源漏沟槽和第二源漏沟槽，所述第一源漏沟槽暴露所述第一源漏区，所述第二源漏沟槽暴露所述第二源漏区。

19、在一些实施例中，在暴露所述第一源漏区和所述第二源漏区之后，所述方法还包括：

20、对所述第一源漏区和所述第二源漏区进行减薄处理；

21、对应的，对所述第一源漏区和所述第二源漏区执行第一次原位选择性外延生长处理，包括：

22、对减薄处理后的所述第一源漏区和所述第二源漏区执行第一次原位选择性外延生长处理，形成所述第一掺杂区和所述第二掺杂区。

23、在一些实施例中，在形成第一掺杂区和第二掺杂区之后，所述方法还包括：

24、于所述源漏沟槽内形成第二隔离层；

25、去除剩余的所述牺牲层、所述第一氧化层和所述第二氧化层，形成第二沟槽；

26、于所述第二沟槽内和所述第二隔离层上方形成第三氧化层；

27、于所述第三氧化层内形成字线隔离结构；其中，沿第二方向，所述有源柱和所述字线隔离结构间隔排列。

28、在一些实施例中，于所述第三氧化层内形成字线隔离结构，包括：

29、于所述第三氧化层上形成隔离掩膜层；其中，在所述位线区和所述电容区上方，所述隔离掩膜层完全覆盖所述第三氧化层，在所述晶体管区上方，所述隔离掩膜层具有沿第一方向延伸的隔离图案，所述隔离图案暴露位于相邻有源柱之间的部分所述第三氧化层；

30、以所述隔离掩膜层为掩膜进行图案转移，去除被所述隔离图案暴露的区域下方的所述第三氧化层，形成隔离沟槽；其中，所述隔离沟槽未暴露所述有源柱；

31、于所述隔离沟槽内形成所述字线隔离结构。

32、在一些实施例中，于所述堆叠结构内形成沟道沟槽，包括：

33、沿第三方向去除与所述字线隔离结构相邻的所述第三氧化层，形成初始沟道沟槽，所述初始沟道沟槽暴露所述沟道区沿第二方向的两侧；

34、对被暴露的所述沟道区进行减薄处理，形成所述沟道沟槽；

35、对应的，对被所述沟道沟槽暴露的所述沟道区执行第二次原位选择性外延生长处理，形成沟道层，包括：

36、对减薄处理后的所述沟道区执行第二次原位选择性外延生长处理，形成所述沟道层，且所述沟道层未形成在所述初始沟道沟槽内。

37、第二方面，本公开实施例提供了一种半导体结构，包括：

38、堆叠结构，所述堆叠结构包括衬底和形成于所述衬底上的至少一层堆叠层；其中，所述堆叠层包括：

39、沿第一方向延伸的有源柱；且沿第一方向，所述有源柱包括第一源漏区、沟道区和第二源漏区；

40、形成于所述第一源漏区表面的第一掺杂区和形成于所述第二源漏区表面的第二掺杂区；

41、形成于所述沟道区表面的沟道层；且所述沟道层形成在所述沟道区沿第二方向的两侧表面。

42、在一些实施例中，沿第一方向，所述堆叠结构包括位线区、晶体管区和电容区，所述有源柱位于所述晶体管区；所述半导体结构还包括：

43、与所述有源柱连接的电容柱，且所述电容柱位于所述电容区；

44、沿第二方向，所述第一源漏区、所述沟道区和所述第二源漏区的截面尺寸均小于所述电容柱的截面尺寸；

45、所述第一掺杂区完全环绕所述第一源漏区，所述第二掺杂区完全环绕所述第二源漏区。在一些实施例中，所述半导体结构还包括形成于所述晶体管区的字线隔离结构和字线结构，其中：

46、沿第二方向，所述字线隔离结构和所述字线结构间隔排列，且一个所述字线结构与沿第三方向排列的一组沟道层连接。

47、本公开实施例提供了一种半导体结构的制备方法和半导体结构，该方法包括：提供堆叠结构，堆叠结构包括衬底和形成于衬底上的至少一层堆叠层；堆叠层包括牺牲层和形成于牺牲层上的有源层；于堆叠结构内形成沿第一方向延伸的第一沟槽；第一沟槽将有源层分割为有源柱；沿第一方向，有源柱包括第一源漏区、沟道区和第二源漏区；于堆叠结构内形成源漏沟槽，源漏沟槽暴露第一源漏区和第二源漏区；对第一源漏区和第二源漏区执行第一次原位选择性外延生长处理，形成第一掺杂区和第二掺杂区；于堆叠结构内形成沟道沟槽，沟道沟槽暴露部分沟道区；对被沟道沟槽暴露的沟道区执行第二次原位选择性外延生长处理，形成沟道层。这样，本公开实施例通过第一次原位选择性外延生长工艺形成晶体管的源极和漏极(第一掺杂区和第二掺杂区)，以及通过第二次原位选择性外延生长工艺形成晶体管的沟道，能够改善晶体管的沟道、以及源极和漏极的掺杂均匀性，解决3ddram复杂的掺杂问题。