半导体器件及其制作方法与流程

本发明是关于一种半导体器件及其制作方法，特别是一种具有栅极结构的半导体器件及其制作方法。

背景技术：

1、随着各种电子产品朝小型化发展的趋势，半导体器件的设计也必须符合高积集度及高密度的要求。对于具备凹入式栅极结构的动态随机存取存储器(dynamic randomaccess memory，dram)而言，由于其可以在相同的半导体衬底内获得更长的载子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的动态随机存取记忆体。一般来说，具备凹入式栅极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成阵列区，用来存储信息，而每一个存储单元可由晶体管组件与电容器组件串联组成，以接收来自字线(word line，wl)及位线(bitline，bl)的电压信息。因应产品需求，所述阵列区中的存储单元密度须持续提升，造成相关制作工艺与设计上的困难度与复杂度不断增加。因此，现有技术或结构还待进一步改良以有效提升相关存储器件的效能及可靠度。

技术实现思路

1、本发明的一目的在于提供一种半导体器件及其制作方法，形成设置在导电层及介质层内且贯穿所述导电层及所述介质层的第一绝缘结构，将所述导电层截断而形成电性连接至衬底的多条导线。如此，有效改善所述栅极结构上方的第一层金属互连线的结构缺陷，避免所述金属互连线之间因未完全分隔所衍生的短路等问题。

2、为达上述目的，本发明的一实施例提供一种半导体器件，包括衬底、栅极结构、第一介质层、第二介质层、导电层以及第一绝缘结构。多个栅极结构分隔设置在所述衬底上。第一介质层设置在所述衬底上，覆盖所述栅极结构。第二介质层设置在所述衬底上，覆盖在所述第一介质层上。导电层设置在所述衬底上，并位在所述第二介质层上。多个第一绝缘结构设置在所述导电层及所述第二介质层内，并贯穿所述第二介质层的底部。

3、为达上述目的，本发明的一实施例提供一种半导体器件的制作方法，包括以下步骤。提供衬底，形成多条栅极结构分隔设置在所述衬底上。在所述衬底上形成第一介质层，覆盖所述栅极结构。在所述衬底上形成第二介质层，覆盖在所述第一介质层上。在所述衬底上形成导电层，并位在所述第二介质层上。在所述导电层内形成多个第一绝缘结构，贯穿所述导电层及所述第二介质层的底部。

技术特征：

1.一种半导体器件，其特征在于包括：

2.依据权利要求第1项所述之半导体器件，其特征在于，所述第一绝缘结构中至少一个的最底面介于所述第一介质层的顶面与底面之间。

3.依据权利要求第1项所述之半导体器件，其特征在于，所述第一绝缘结构中至少一个还贯穿所述栅极结构上的所述第一介质层。

4.依据权利要求第1项所述之半导体器件，其特征在于，还包括：

5.依据权利要求第4项所述之半导体器件，其特征在于，所述绝缘结构中至少一个物理性接触所述间隙壁的顶面。

6.依据权利要求第4项所述之半导体器件，其特征在于，所述第一绝缘结构中至少一个贯穿所述间隙壁。

7.依据权利要求第1项所述之半导体器件，其特征在于，多个所述第一绝缘结构的最底面在不同平面上。

8.依据权利要求第1项所述之半导体器件，其特征在于，还包括：

9.依据权利要求第8项所述之半导体器件，其特征在于，还包括：

10.依据权利要求第8项所述之半导体器件，其特征在于，所述第二绝缘结构物理性接触所述插塞及所述导电层。

11.一种半导体器件的制作方法，其特征在于包括：

12.依据权利要求第11项所述之半导体器件的制作方法，其特征在于，在所述导电层内形成多个所述第一绝缘结构还包括:

13.依据权利要求第12项所述之半导体器件的制作方法，其特征在于，在所述光刻制作工艺中，控制蚀刻时间使所述第一开孔贯穿所述导电层及部分的所述第二介质层。

14.依据权利要求第12项所述之半导体器件的制作方法，其特征在于，还包括：

15.依据权利要求第14项所述之半导体器件的制作方法，其特征在于，还包括：

16.依据权利要求第12项所述之半导体器件的制作方法，其特征在于，还包括：

17.依据权利要求第16项所述之半导体器件的制作方法，其特征在于，还包括:

18.依据权利要求第17项所述之半导体器件的制作方法，其特征在于，所述第二绝缘结构物理性接触所述导电层和所述插塞。

19.依据权利要求第11项所述之半导体器件的制作方法，其特征在于，多个所述第一绝缘结构的最底面在不同平面上。

20.依据权利要求第11项所述之半导体器件的制作方法，其特征在于，所述绝缘结构中所述至少一个物理性接触所述栅极结构的顶面，所述第一绝缘结构中至少另一个的最底面介于所述第一介质层的顶面与底面之间。

技术总结
本发明公开了半导体器件及其制作方法，包括衬底、栅极结构、第一介质层、第二介质层、导电层以及第一绝缘结构。栅极结构分隔设置在衬底上。第一介质层设置在衬底上，覆盖栅极结构。第二介质层设置在衬底上，覆盖在第一介质层上。导电层设置在衬底上，并位在第二介质层上。第一绝缘结构设置在导电层及第二介质层内，并贯穿第二介质层的底部。藉此，通过第一绝缘结构的设置可有效地截断周边区的导线，避免造成短路。

技术研发人员：童宇诚,张钦福
受保护的技术使用者：福建省晋华集成电路有限公司
技术研发日：
技术公布日：2024/1/15