用于显示设备的译码器电路、驱动电路以及显示设备的制作方法

专利名称:用于显示设备的译码器电路、驱动电路以及显示设备的制作方法
技术领域：
本发明涉及一种液晶显示器面板等等的驱动电路中使用的译码器电路。更具体， 本发明涉及一种通过减小灰阶级数，产生用于插值(interpolate)基准电压的电压，能够 对应于输入数字数据中的灰阶级数目，从灰阶电压有选择地输出电压的译码器电路。
背景技术：
液晶显示面板的驱动电路中使用的译码器电路将外部输入的数字图像数据转变 为模拟信号，以提供给液晶显示面板的信号线。如果输入到译码器电路的数字数据是，例 如，10位，那么这种译码器电路必须能够产生Zlicm)个电压电平的输出信号。
译码器电路通常被配置为，对应于输入数字数据，从通过阶梯电阻在最高级和最 低级基准电压之间的划分而产生的几个基准电压中选择一个基准电压，并经由缓冲放大器 (电压跟随器)，将该选择的基准电压提供给液晶面板的信号线。但是，随着灰阶级数目的 增长和液晶显示器的分辨率更高，在通过增加译码器电路和包括该译码器电路的驱动电路 尺寸的阶梯电阻，产生对应于输入数字数据中的所有灰阶级数目的基准电压的结构中存在 一个问题。
因此，为了通过阶梯电阻产生小于数字数据中的所有灰阶数目的基准电压，以及 通过运算放大器在该基准电压之间插值，产生缺少的灰阶电压，提出了一种译码器电路 (例如，参见日本未审查专利申请公开号2002-43944)。在图10中示出了这种译码器电路 的配置实例。
图10中的译码器电路733输入10位的图像数据Dk并从1024个电压电平中选 择对应于该输入的图像数据Dk的输出电压。译码器电路733输入28+1个基准电压VRtl至 VR256，该基准电压VRtl至VR256是257个灰阶，其由未示出的基准电压产生电路产生。译码器 电路733通过运算放大器137在基准电压之间插值可以产生2"1级，是输出电压的1024级。 在下面的说明中，基准电压VRtl被假定为是最小电压电平的基准电压，这里电压电平随下标 增加而增加，以及基准电压VR256被假定为是最高电压电平的基准电压。
在图10中，D/A转换器(DAC) 134输入图像数据Dk的较高8位(位9至位2)和 257级的基准电压，并根据图像数据Dk的较高8位，从该257级的基准电压中选择一个电压 以输出。与DAC134 —样，DAC135也根据图像数据Dk的较高8位，从257级的基准电压中选 择一个电压输出。注意，用于DAC 134和135的译码逻辑被配置为使得DAC 134和135选 择两个相邻的基准电压，例如VRtl和VR115
DAC 134和135的输出电压VDl和VD2被输入到选择电路136。选择电路136从 被将被提供给之后被描述的运算放大器137的四个输入端的VDl和VD2中，选择输入电压。 选择电路136包括六个开关SWl至SW6。开关SWl至SW6的接通/断开由图像数据Dk的 较低2位决定。注意，开关SWl和SW4互补地操作，意味着当一个开关导通时，另一个开关 断开。通过这种操作，到输入端Vim的输入电压被决定为VDl或VD2。同样，通过开关SW2 和SW5的互补操作，到输入端VIN2的输入电压被决定为VDl或VD2。此外，通过开关SW3和SW6的互补操作，到输入端VIN3的输入电压被决定为VDl或VD2。
运算放大器137包括四个输入差分对。运算放大器137包括用于将输出端与倒相 输入端连接并操作为电压跟随器的负反馈线。注意，在运算放大器137的四个倒相输入端 当中，两个端子被短接，以及公共信号输入到这两个端子。通过这种结构，根据输入到该输 入端Vim至VIN3的电压组合，运算放大器137输出一输出电压VSk，这里输出电压VSk选 自两个相邻的基准电压VR1和VRi+1以及由VRi和VRi+1之间的线性插值获得的三个插值电 压。来自运算放大器137的输出电压VSk可以由下列公式⑴表示。
VSk= (VINl+VI2+2XVIN3)/4 (1)
在图11的图表中示出了 257级的基准电压VRtl至VR256和由这些基准电压产生的 输出电压VSk之间的关系。例如，考虑到其中图像数据Dk的灰阶级是0的情况，意味着该图 像数据Dk是“0000000000”。在此情况下，DAC 134选择VR。，以及DAC 135选择VR115此外， 选择电路136选择VDl至所有Vim至VIN3。那么，来自运算放大器137的输出电压VSk是 (VR0+VR0+2VR0) /4 = VRq。
此外，如果图像数据Dk的灰阶级是1，那么意味着图像数据Dk是“0000000001”， DAC 134选择VR。，以及DAC 135选择VR115此外，选择电路136选择VDl用于Vim和VIN3， 和选择VD2用于VIN2。那么，来自运算放大器137的输出电压VSk是(SVRc^VR1)ZL
用于使用运算放大器产生插值电压的如图10所示的译码器电路具有当输入图像 数据Dk的灰阶级改变超出可由相同基准电压的组合产生的范围时，在过渡期直至从该译码 器电路输出的灰阶电压集中于预定电压电平中的电压变化特性取决于灰阶电压的电压电 平而很大程度上不同的特性。例如，就图10的解码器733而论，取决于与DAC 134和135 的输出连接的输入差分对的选择，在过渡期直至从译码器电路733输出的灰阶电压集中于 预定电压电平中，电压变化特性曲线波动。
由此，本发明人已经认识到，在过渡期直至从译码器电路输出的灰阶电压集中于 预定电压电平中，两个相邻灰阶级之间的电压差与该预定电压差的偏差是大的。此外，本发 明人还发现，由于该问题，从译码器电路输出的灰阶电压集中于预定电平花费的时间是长 的。在下文中将参考图12和13详细描述该译码器电路的问题。
在图10所示的译码器电路733中，与DAC 134和135的输出连接的输入差分对 的数目根据输出电压VSk的电压电平而变化。更具体，当图像数据具有灰阶级k (例如灰阶 级0)时，在运算放大器137中包括的四个输入差分对与DAC 134的输出连接，而没有输入 差分对与DAC 135的输出连接。当图像数据是灰阶级k+Ι (例如灰阶级1)时，三个输入差 分对与DAC 134的输出连接，以及一个输入差分对与DAC 135的输出连接。当图像数据是 灰阶级k+2(例如灰阶级2)时，两个输入差分对与DAC 134的输出连接，以及两个输入差分 对与DAC 135的输出连接。当图像数据是灰阶级k+3(例如灰阶级3)时，一个输入差分对 与DAC 134的输出连接，以及三个输入差分对与DAC 135的输出连接。当图像数据是灰阶 级k+4(例如灰阶级4)时，没有输入差分对与DAC 134的输出连接，以及四个输入差分对与 DAC135的输出连接。
如上所述，在译码器电路733中，与DAC 134和135的输出连接的输入差分对的数 目根据输出电压VSk的电压电平而波动。亦即，通过由译码器电路733选择的电压电平(灰 阶级)，用于DAC 134和135的负载电容改变。因此，通过与DAC 134和135连接的输入差分对的组合的不同，当通过DAC 134或135选择的基准电压改变时，VDl和VD2的电压变化 特性很大程度上是不同。因此，当通过DAC 134或135选择的基准电压取决于与来自DAC 134和135的输出连接的输入差分对的组合而改变时，来自运算放大器137的输出电压VSk 的特性改变。
图12示出了用于运算放大器137的输入信号VDl和VD2和来自运算放大器137的 输出信号VSk的电压电平的例子曲线。更具体，图12示出了当通过改变由DAC 134或135 选择的基准电压VDl和VD2从电压电平A附近转变为电压电平B时的电压变化。
在图12中，在灰阶级n+1的情况下，VDl (n+1)是DAC 134的输出电压，以及在灰阶 级n+1的情况下，VD2(n+1)是DAC 135的输出电压。由DAC 135选择的基准电压的电压电平 高于由DAC 134选择的基准电压，以及在输出电压集中的状态中，该关系被表示为VDl(n+1) <VD2(n+1)。此外，在灰阶级n+1的情况下，假如三个输入差分对与DAC 134的输出连接，以 及一个输入差分对与DAC 135的输出连接。在此情况下，具有小负载电容的来自DAC 135 的输出VD2(n+1)与DAC 134的输出VDl(n+1)相比，更快地集中于预定电压电平(在电压B附 近)。因此，在过渡期直至VDl(n+1)和VDl(n+2)的电压电平集中的过程中，VDl(n+1)和VD2(n+1) 的电压电平被反转为(VDl(n+1) >VD2(n+1))，以及它们之间的电压差增加。
另一方面，在图12中，VDlfc+2)是灰阶级n+2的情况下DAC 134的输出电压，以及 在灰阶级n+2的情况下，VD2(n+2)是DAC 135的输出电压。在灰阶级n+2的情况下，假定两 个输入差分对与DAC 134的输出连接，以及两个输入差分对与DAC 135的输出连接。在此 情况下，与DAC134和135的输出连接的负载电容是相等的。因此，VDl(n+2)和VD2(n+2)的集 中速度几乎相等，以及几乎是VDl(n+1)的集中速度和VD2(n+1)的集中速度之间的中间点。
如上所述，由于VDl和VD2的电压变化特性的差异，VDl和VD2是到运算放大器 137的输入信号，如图12所示，在灰阶级n+1的情况下的输出VSk(n+1)的变化特性不同于灰 阶级n+2的情况下的输出VSk(n+2)的变化特性。图13图示了当通过图12所示的VSk(n+1)和 VSk(n+2)驱动液晶显示面板(面板负载)时两个相邻灰阶级之间的电压差。在图13中，两个 相邻的灰阶级之间的电压差从电压C变为电压D。但是该电压差集中于预定电压差(电压 D)花费的时间是长的，以及在过渡期中两个相邻灰阶级之间电压差与预定电压差(电压D) 的偏离是大的。这些现象在面板负载的远端特别明显。

发明内容
在一个实施例中，提供一种译码器电路，该译码器电路被配置为根据输入数字数 据输出模拟电压信号。该译码器电路包括运算放大器、第一选择电路和补偿单元。该运算 放大器包括多个输入差分对，并通过对施加到该多个输入差分对的输入电压进行插值而产 生输出电压。该第一选择电路根据该数字数据，从基准电压中选择施加到该多个输入差分 对的输入电压。在基准电压当中的至少一个电压电平被改变的情况下，取决于通过第一选 择电路选择的输入电压，该补偿单元抑制施加到该多个输入差分对的输入电压的瞬时变化 特性的波动。
注意，在之后描述的本发明的第一实施例中，一个实施例的译码器电路中包括的 运算放大器对应于运算放大器137，第一选择电路对应于选择电路136，以及补偿单元对应 于选择电路236和虚拟负载237。[0022]如上所述，当基准电压当中的至少一个电压电平改变时，该一个实施例的译码器 电路，取决于通过第一选择电路选择施加到该多个输入差分对的输入电压，能够抑制用于 该多个输入差分对的输入电压的瞬时电压变化的波动。注意，响应于该运算放大器的输入 电压波形，决定运算放大器的输出波形。因此，通过上述结构，当多个基准电压当中的至少 一个电压电平被改变时，可以取决于施加到该多个输入差分对的输入电压的选择，抑制来 自该运算放大器的输出电压的瞬时变化特性的波动，直到来自该运算放大器的输出电压集 中于预定电压电平。
在另一实施例中，译码器电路通过有选择地将多个模拟电源输出的一个与运算放 大器中包括的每个输入端连接，输出插值的电压信号。其他实施例的译码器电路包括阻抗 器件组和补偿单元。该多个阻抗器件的每个阻抗值几乎等于该多个模拟电源输出的每一个 和多个输入端之间的阻抗，或其任意组合的总阻抗值。此外，该补偿单元，根据连接到该多 个输入端子的模拟电源输出的选择，通过将多个阻抗器件与模拟电源输出有选择地连接， 保持该多个模拟电源的每个负载阻抗在预定范围内。
注意，在之后描述的本发明的第一实施例中，其他实施例的译码器电路中包括的 多个模拟电源输出对应于D/A转换器134和135。此外，运算放大器对应于运算放大器137， 阻抗器件组对应于虚拟负载237，以及补偿单元对应于选择电路236。
如上所述，根据本发明的其他实施例的译码器电路操作，以便通过包括该阻抗器 件组和补偿单元，该多个模拟电源输出的负载阻抗将是恒定的。因此，在多个模拟电源输出 当中的至少一个电压电平改变的情况下，可以取决于通过第一选择电路选择施加到多个输 入差分对的输入电压，抑制用于该多个输入差分对的输入电压的瞬时电压变化的波动。注 意，响应于该运算放大器的输入电压波形，决定该运算放大器的输出波形。因此，通过上述 结构，当多个模拟电源输出当中的至少一个电压电平改变时，可以取决于施加到该多个输 入差分对的输入电压的选择，抑制来自运算放大器的输出电压的瞬时变化特性的波动，直 到来自该运算放大器的输出电压集中于预定电压电平。
通过使用根据本发明的一个实施例或其他实施例的译码器电路作为用于显示器 件的驱动电路，可以减小在过渡期至来自译码器电路的灰阶电压输出集中于预定电压电平 的过程中的相邻灰阶级之间的电压差的偏差。而且，也可以减小相邻灰阶级之间的电压差 集中到预定电压差所花费的时间。


结合附图，从某些优选实施例的以下描述，将更明白本发明的上述及其他目的、优 点和特点，其中
图1是根据本发明实施例的液晶显示设备的框图；
图2示出了液晶显示面板的等效电路；
图3是根据本发明实施例的信号线驱动电路的框图；
图4是根据本发明实施例的译码器电路的框图；
图5示出了根据本发明实施例的译码器电路的译码逻辑；
图6示出了在根据本发明实施例的译码器电路中所包括的运算放大器的配置实 例；[0034]图7示出了在根据本发明实施例的译码器电路中包括的虚拟负载的配置实例；
图8示出了在根据本发明实施例的译码器电路中包括的运算放大器的输入和输 出电压电平的图；
图9示出了从根据本发明实施例的译码器电路中包括的运算放大器输出的相邻 灰阶电压之间的电压差的图；
图10是根据相关技术的译码器电路的框图；
图11示出了根据相关技术的译码器电路的译码逻辑；
图12示出了在根据相关技术的译码器电路中包括的运算放大器的输入和输出电 压电平的图；以及
图13示出了从根据相关技术的译码器电路中包括的运算放大器输出的相邻灰阶 电压之间的电压差的图。
具体实施方式
现在将参考说明性实施例，描述本发明。所属领域的技术人员将认识到，使用本发 明的教导可以完成许多替换性实施例，以及本发明不局限于用于说明性目的而说明的实施 例。
在图中，相同的部件由相同的参考数字表示，为了简化说明，根据需要省略其详细 描述。
第一实施例
在图1中示出了根据本实施例的液晶显示设备1的示意性结构。在图1中，液晶显 示面板10是使用TFT (薄膜晶体管)用于开关器件的有源矩阵型液晶显示面板。液晶显示 面板10包括TFT、液晶电容C^和补充电容Cs，其位于以晶格布置的多个栅极线(扫描线) 和源极线(信号线)的交叉点中。图2示出了液晶显示面板10的等效电路。
如图2所示，TFT 100的栅电极G与栅极线101连接，源电极S与源极线102连接， 以及漏电极D与液晶电容Q和补充电容Cs的像素电极连接。液晶电容Q是在像素电极 103和公共电极104之间保持的液晶中包括的电容。补充电容Cs是即使在栅极被断开之后 也保持施加到液晶的电压的电容。图2图示了在像素电极103和补充电容线105之间提供 补充电容Cs时的情况，但是Cs的一端可以与相邻栅极线，而不与补充电容线105连接。液 晶显示面板10由从栅极线驱动电路12、信号线驱动电路13和公共电极驱动电路14提供的 栅电压VG、源电压VS以及公共电压VCOM驱动。
控制单元11输出栅极线驱动时序信号TG到栅极线驱动电路12，用于表示驱动栅 极线101的时序。另一方面，对于信号线驱动电路13，控制单元11输出1条线的图像数据 D1到Dq和源极线驱动时序信号TS。源极线驱动时序信号TS是表示根据图像数据D1至Dq， 通过灰阶电压驱动多个源极线的时序的信号。此外，对于公共电极驱动电路1 4，控制单元 11输出VCOM反转时序信号，用于通知VCOM的极性反转周期。VCOM反转时序信号TC是通 知极性反转周期的信号，该极性反转周期对应于诸如帧反转驱动、线反转驱动和点反转驱 动的液晶施加电压的极性反转驱动方法。
栅极线驱动电路12，根据由控制单元11指示的栅极线驱动时序信号TG，将栅压VG 连续地提供给在液晶显示面板10中包括的多个栅极线101。[0048]信号线驱动电路13接收来自控制单元11的图像数据D1至Dq，并根据由控制单元 11指示的源极线驱动时序信号TS，将对应于图像数据D1至Dq的源电压VS1至VSq提供给 在液晶显示面板10中包括的多个源极线102。注意，在本实施例中，一个像素的图像数据 Dk(k = 1至Q)是10位，并对应于该图像数据Dk，从1024级的灰阶电压中选择源电压VSk。
公共电极驱动电路14将公共电压VCOM提供给液晶显示面板10的公共电极104。 在公共反转驱动的情况下，VCOM的反转时序由来自控制单元11的VCOM反转时序信号TC表
7J/ ο
接下来，描述信号线驱动电路13的配置。在图3中示出了信号线驱动电路13的 原理部分。在图3中，基准电压产生电路131产生257个灰阶级的基准电压￥礼至￥1 256。锁 存电路132锁存从控制单元输入的图像数据D1至Dq的一条线。
此外，信号线驱动电路13包括多个译码器电路133。在该实施例中，为液晶显示面 板10中的每个源极线102布置一个译码器电路133。每个译码器电路133输入由基准电压 产生电路131产生的基准电压VRtl至VR256和一个像素的图像数据Dk (k = 1至Q)，该一个像 素的图像数据Dk是10位，以及根据该图像数据Dk，输出从1024灰阶电压电平中选择的灰 阶电压。亦即，译码器电路133必须产生Zlli^^个电压电平的输出信号。因此，与图10 所示的译码器电路733 —样，本实施例的译码器电路133通过插值小于图像数据Dk中的灰 阶级数的基准电压VRtl至VR256，能够产生缺少的电压电平。
在图4中示出了译码器电路133的结构。注意，对于图4所示的部件，DAC 134和 135、选择电路136和运算放大器137与参考图10所述的译码器电路733中包括的那些部 件相同，因此这里省略了详细说明。
选择电路236决定用于虚拟负载237的三个输入端Dim至DIN3和DAC 134和 135之间的连接关系。选择电路236包括六个开关SW7至SW12。这些开关SW7至SW12的 通/断由图像数据Dk的较低两位决定。注意，开关SW7和SWlO互补地工作，意味着当一个 开关导通时，另一个开关被断开。通过这种操作，用于虚拟负载237的输入端Dim被决定 为与DAC 134或135连接。同样，通过开关SW8和SWll的互补操作，决定输入端DIN2与 DAC 134或135连接。此外，通过开关SW9和SW12的互补操作，决定输入端DIN3与DAC 134 或135连接。
虚拟负载237包括四个电容器Cl至C4。在本实施例中，每个电容器Cl至C4的静 电电容被决定与从DAC 134和135观察的运算放大器137的负载电容相同。更具体地，用 于电容器Cl至C4的每一个的静电电容形成运算放大器137的四个输入差分对，以及该静 电电容可以被决定为与输入端Vim至VIN3连接的每个输入晶体管的负载电容相同。
如上所述，在相关技术的译码器电路733中，当图像数据Dk的灰阶级变化超出可 由相同的两个相邻基准电压的组合可产生的范围时，运算放大器137的输出电压VSk的瞬 时电压变化取决于与DAC 134和135的输出连接的输入差分对的组合而变化。本实施例的 译码器电路133中所包括的选择电路236和虚拟负载操作为补偿单元，用于抑制来自运算 放大器137的输出的电压变化特性中产生的差异。下面，描述在选择电路236中包括的开 关SW7至SW12的操作，用于抑制来自运算放大器137的输出电压VSk的电压变化特性中的 差异。
在选择电路236中包括的开关SW7至SW12决定DAC 134和135与虚拟负载237中包括的电容器Cl至C4之间的连接关系，以便与DAC 134和135的每个输出相连接的负 载电容将是恒定的，或在一定的范围内，而与通过选择电路136选择施加到运算放大器137 的输入电压的组合无关。在该实施例中，与DAC 134和135的每一个连接的运算放大器137 的输入差分对的最大数目是四个，以及运算放大器137的输入差分对中包括的四个输入晶 体管分别被连接到输入端Vim至VIN3。因此，不管选择电路136怎样选择施加到运算放大 器137的输入电压的组合，开关SW7至SW12将保持其中DAC 134和135的每个输出与相当 于该四个输入晶体管的负载电容总和的静电电容相连接的条件。
更具体，该开关可以被控制为，使得SWl至SW3的每一个和相应的SW7至SW9的每 一个互补操作，这意味着当一个开关导通时，另一个开关断开。同样，该开关可以被控制为 使得SW4至SW6的每一个和相应的SWlO至SW12的每一个互补地工作。在图5中示出了用 于开关SWl至SW12的通/断态的关系。例如，如果图像数据Dk的灰阶级是n，以及来自DAC 134的输出电压VDl被提供给运算放大器137的所有输入端Vim至VIN3，那么该开关SWl 至SW3被导通，SW4至SW6被断开，SW7至SW9被断开，以及SWlO至SW12被导通。此外，当图 像数据Dk的灰阶级是n+1时，来自DAC 134的输出电压VDl被提供给输入端Vim和VIN3， 以及来自DAC 135的输出电压VD2被提供给输入端VIN2，开关SWl和SW3被导通，SW2被断 开，SW4和SW6被断开，SW5被导通，SW7和SW9被断开，SW8被导通，SfflO和SW12被导通， 以及SWll被断开。
当SWl至SW3被导通以及SW4至SW6被断开时，SW7至SW12可以被断开，以及该 虚拟负载不能与DAC 135的输出连接。此外，当SWl至SW3被断开以及SW4至SW6被导通 时，SW7至SW12可以被导通，以及该虚拟负载不与DAC 134的输出连接。更具体，它们是灰 阶级n、n+4和n+8的情况。这是因为未与运算放大器137的输入端连接的DAC不影响运算 放大器137的输出波形。
下面，描述运算放大器137和虚拟负载237的配置实例。在图6中示出了运算放 大器137的配置实例，以及在图7中示出了虚拟负载的结构例子。图6的例子是由简单的 两级运算放大器组成的运算放大器137。在图6中，N沟道MOS晶体管m和N2形成输入差 分对，以及共同地连接的晶体管W和N2的源极经由操作为恒流源的N沟道MOS晶体管N9 连接到地线。同样，N沟道MOS晶体管N3和N4、N5和N6以及N7和N8的每一对形成输入 差分对。晶体管N3至N8的源极经由操作为恒流源的N沟道MOS晶体管NlO至N12连接到 地线。偏压VBl被施加到晶体管N9至W2的栅极。
P沟道MOS晶体管Pl和P2形成用于该四个输入差分对的电流镜负载。更具体，晶 体管Pl和P2的源极与电源VDD连接。晶体管m、N3、N5和N7的漏极与晶体管Pl的漏极 连接。晶体管N2、N4、N6和N8的漏极与晶体管P2的漏极连接。此外，晶体管P2被二极管 连接，其中晶体管P2的栅极和漏极被短接。
P沟道MOS晶体管P3形成该两级运算放大器的输出级。该P沟道MOS晶体管具 有与晶体管Pl的漏极连接的栅极和经由N沟道MOS晶体管m3与地线连接的漏极，该N沟 道MOS晶体管N13作为恒流源工作。偏压VB2被施加到作为恒流源的晶体管W3的栅极。 被设置到用于输出端Vtm和晶体管P3之间的连接线路的电容器C5是用于两级运算放大器 137的频率补偿的补偿电容器。该输出端V-与晶体管N2、N4、N6和N8的栅极连接。
接下来，描述图7所示的虚拟负载237的配置实例。图7示出了其中通过操作为恒流源的N沟道MOS晶体管N21至N24和N沟道MOS晶体管N25形成的电容器Cl至C4与 晶体管N21至N24的源极连接的配置。
在图7中，晶体管N21至N24优选具有与形成运算放大器137的输入差分对的晶 体管m、N3、N5和N7相同的特性，除了晶体管N2 1至N24的制造工艺中的特性变化之外。 通过这种结构，可以将与晶体管m、N3、N5和N7的负载电容相同的电容容易地设置到虚拟 负载237。此外，在通常的MOS晶体管的栅电容中有偏压相关性。因此，优选使用具有与图 6中的电流源晶体管N9至W2相同特性的晶体管，用于作为恒流源的晶体管N25，以及偏压 VBl被施加到晶体管N25的栅极，与晶体管N9至N12 —样。通过这种结构，以同样的方法偏 置图6中的晶体管m、N3、N5和N7以及图7中的晶体管N21至24，因此可以抑制由于偏置 电流的差异引起的这些晶体管的栅电容变化。因此，可以更详细地调整虚拟负载237的电 容量，以便接近用于运算放大器137的输入晶体管的负载电容。
下面，参考图8和9详细描述来自该实施例的译码器电路133的输出电压的电压 变化特性。图8示出了输入信号VDl和VD2和来自运算放大器137的输出信号的电压电平 的图。更具体，图8示出了当通过由DAC134或135选择的基准电压的改变，VDl和VD2从 电压A附近转变为电压B时的电压变化。
通过比较图8和图12，该图12图示根据相关技术的译码器电路733的电压电平的 变化，提供虚拟负载237到译码器电路133的有益效果变得明显。更具体地说，在图12中、 由于与DAC 134和135连接的负载电容之间的差异，在VDl(n+1)，VD2(n+1)，VDl(n+2)和VD2(n+2)的 电压变化特性中有大的差异。此外，在图12中，对于运算放大器137的输出电压VSk的电 压变化特性，在灰阶级n+1的情况下的输出VSk(n+1)和灰阶级n+2的情况下的输出VSk(n+2)之 间有差异。另一方面，在该实施例中，虚拟负载237与DAC 134和135连接，以便与DAC 134 和135的输出连接的负载电容的大小近乎恒定，而与译码器电路133的输出电压平(输 出灰阶电压电平)无关。利用这种配置，如图8所示，VDl(n+1)，VD2(n+1)，VDl(n+2)和VD2(n+2)之 间的电压变化特性的差异被很好的抑制。因此，与相关技术相比，输出电压VSk(n+1)和VSk(n+2) 之间的电压变化特性的差异也被很好的抑制。
图9示出通过图8所示的VSk(n+1)和VSk(n+2)驱动液晶显示面板10 (面板负载)时的 两个相邻灰阶级之间的电压差。在图9中，与图13 —样，两个相邻的灰阶级之间的电压差 从电压C变为电压D。从图9和13之间的比较可以看到，通过本实施例的译码器电路133， 可以缩短两个相邻灰阶级之间的电压差集中(converge)于预定电压差(电压D)所花费的 时间，以及也可以减小在过渡期中两个相邻灰阶级之间的电压差与预定电压差(电压D)的 偏离。
注意，在上述的译码器电路133中，选择电路236的内电阻优选地与选择电路136 的内电阻相同。更具体地说，如参考图6和7描述，可以使虚拟负载237中包括的电容器Cl 至C4的电容量与用于运算放大器137的输入晶体管的负载电容量相同。此外，在选择电路 236中包括的开关SW7至SW12可以具有相同的特性，更具体地说，具有与在选择电路136中 包括的开关SWl至SW6相同的内电阻值，以及选择电路236中的开关数目可以与选择电路 136中的开关数目相同。例如，当开关SWl至SW12使用模拟开关(传输门)时，在SWl至 SW6和SW7至SW12当中，可以使诸如晶体管的栅极宽度和沟道长度的参数均勻。通过这种 结构，与通过选择电路136选择输入到运算放大器137的电压组合无关，具有恒定阻抗或在预定范围的负载与每个DAC 134和135连接。因此，可以进一步抑制输入到运算放大器137 的VDl和VD2的电压变化特性的差异。
此外，上述译码器电路133的结构是一个例子。亦即，图像数据Dk的位数、由基准 电压产生电路产生的基准电压数以及由运算放大器137从该基准电压产生的插值电压数 目仅仅是一个例子。例如，运算放大器137被描述具有通过在两个基准电压之间除以四，产 生三个插值电压的结构。但是可以进行各种变化，例如，两个基准电压之间除以八的结构和 输入三个或更多基准电压来执行操作的结构。
此外，使用两个DAC 134和135以及选择电路136和236的译码器电路133的结 构是一个例子。亦即，本发明可以被广泛地引入具有运算放大器的译码器电路，该译码器电 路通过输入基准电压并执行操作能够产生用于插值两个或更多基准电压的电压，以及本发 明不局限于上述的具体结构。
其他实施例
为了消除由用于形成运算放大器137的差分对两个晶体管的特性变化引起的输 出偏移，一种周期性地切换用于形成差分对的两个晶体管的信号提供源的技术是公知的。 在该第一实施例中，在选择电路236中包括的开关SW7至SW12，虚拟负载237中包括的电 容器Cl至C4以及晶体管N21至N24可以具有在制造工艺中产生的特性变化。由此，利用 用于引入的差分对的偏移消除的上述技术，可以采用其中形成选择电路236的开关SW7至 SW12和形成虚拟负载237的电容器Cl至C4以及晶体管N21至N24的组合被周期性地切换 的结构。具体地，可以提供用于周期性地改变这些组合的开关和冗余线路。通过这种结构， 形成选择电路236和虚拟负载237的器件的特性变化可以被平均，由此允许进行更特定的 阻抗调整。
很显然本发明不局限于上述实施例，而是在不脱离本发明的范围和精神的条件 下，可以进行修改和改变。
权利要求
一种译码器电路，被配置为根据输入的数字数据输出模拟电压信号，包括D/A转换器，每个D/A转换器被配置为，根据该数字数据决定输出电压电平，并输出作为基准电压之一；运算放大器，具有多个输入差分对，该运算放大器被配置为通过将施加到该多个输入差分对的输入电压插值，产生输出电压；第一选择电路，被配置为根据该数字数据，从基准电压中选择施加到该多个输入差分对的输入电压；以及补偿单元，被配置为，在基准电压当中的至少一个电压电平被改变的情况下，取决于通过第一选择电路的输入电压选择，抑制施加到该多个输入差分对的输入电压的瞬时变化特性的波动，其中该补偿单元包括由多个电容构成的虚拟负载；以及第二选择电路，被配置为切换与D/A转换器的每个输出连接的所述虚拟负载的每个静电电容，以便与D/A转换器的每个输出连接的负载电容是恒定的，或在预定范围内，而与通过第一选择电路施加到该到多个输入差分对的输入电压的选择无关。
2.根据权利要求
1的译码器电路，其中所述第二选择电路被配置为根据该数字数据选择与D/A转换器的每个输出连接 的多个电容器的组合。
3.根据权利要求
1的译码器电路，其中该第二选择电路的内电阻被配置为，使得连接 到D/A转换器的每个输出的每个负载的电阻值是恒定的或在预定范围内，而与通过第一选 择电路选择的施加到多个输入差分对的输入电压无关。
4.根据权利要求
1的译码器电路，其中通过模拟开关形成第一和第二选择电路，以及 形成第一选择电路的模拟开关和形成第二选择电路的模拟开关的数目和尺寸相同。
5.根据权利要求
1的译码器电路，其中通过多个晶体管形成该多个电容器，该多个晶 体管具有与形成多个输入差分对的输入晶体管相同的特性，以及以相同的方法偏置该多个 晶体管和该输入晶体管。
6.一种用于显示器件的驱动电路，包括多个权利要求
1所述的译码器电路，以驱动显 示面板。
7.一种显示装置，包括驱动电路，包括多个权利要求
1所述的译码器电路；以及由来自该多个译码器电路的输出驱动的有源矩阵型显示面板。
专利摘要
一种译码器电路，被配置为根据输入数字数据输出模拟电压信号，包括运算放大器、第一选择电路和补偿单元。该运算放大器包括多个输入差分对，并通过将施加到多个输入差分对的输入电压插值，产生输出电压。该第一选择电路根据该数字数据，从基准电压中选择施加到该多个输入差分对的输入电压。在基准电压当中的至少一个电压电平改变的情况下，取决于通过第一选择电路的输入电压的选择，该补偿单元抑制施加到该多个输入差分对的输入电压的瞬时变化特性的波动。
文档编号G09G3/20GKCN101145784 B发布类型授权 专利申请号CN 200710149669
公开日2010年12月8日 申请日期2007年9月10日
发明者岛谷淳 申请人:恩益禧电子股份有限公司导出引文BiBTeX, EndNote, RefMan专利引用 (2), 非专利引用 (1),