专利名称：能容许5伏的输入/输出电路的制作方法
技术领域：
本发明涉及一种输入/输出电路，更具体地是涉及一种容许5V输入/输出的电路，它能有效地处理加在半导体芯片上的高压，这些芯片适合于由最小的MOS器件所产生的低电压。
如
图1所示，一种现有的数字音频处理器包括一对用于分别将使能信号EN和数据信号D反相的反相器1、2；一个用于将反相器1、2的输出值进行或非运算的或非门3；一个用来对反相器2及使能信号EN的输出值进行与非运算的与非门4；一对用来转换或非门3和与非门4的输出值并输出一个PMOS栅极信号PG和一个NMOS栅极信号NG的反相器5、6；串联在供电电压Vcc和地电压Vss之间并用来分别接收由相应的反相器5、6输出的PMOS栅极信号PG和NMOS栅极信号NG的PMOS晶体管7和NMOS晶体管8；以及一对共同连接到输出节点Din和焊盘PAD上并用来依次转换加到焊盘PAD上信号的反相器9、10。
图2是描绘图1中现有的输入/输出电路里的PMOS晶体管7和NMOS晶体管8横截面的一个示意图。
现在将参考相应的视图对这样构成的现有输入/输出电路的工作加以描述。
开始，当使能信号EN保持在一个高电平时，也就是说，当它是处于输出模式时，在加到与非门4的端子上时使能信号EN在反相器1被反相，然后加到或非门3的一个端子上。此时，当加上一个高电平数据信号D时，数据信号D在反相器2被反相并加到或非门3和与非门4的相应端子上。
或非门3和与非门4分别输出一个高电平信号，反相器5、6将高电平信号反相，由此输出PMOS栅极信号PG和NMOS栅极信号NG到PMOS晶体管7和NMOS晶体管8上。因此，PMOS晶体管7被导通而NMOS晶体管8被关闭，这样焊盘PAD就变为与数据信号D相等的高电平。
下一步，当使能信号EN保持在一个高电平而数据信号D保持在一个低电平时，或非门3和与非门4的输出值就变为低电平，这样分别加到PMOS晶体管7和NMOS晶体管8上的PMOS栅极信号PG和NMOS栅极信号NG就分别转变为低电平。最后，PMOS晶体管7被关闭而NMOS晶体管8被导通，这样焊盘就变为与信号D相等的低电平。
但是，当使能信号EN保持在一个低电平时，也就是说，当它是处于输入模式时，使能信号EN被加到与非门4的一个输入端子上，同时在反相器1上被反相，然后加到或非门3的一个端子上。
因此，或非门3输出一个与数据信号D的电平无关的低电平信号，而与非门4输出一个与数据信号D无关的高电平信号，由此关闭了PMOS晶体管7和NMOS晶体管8。
此时，当一个高电平信号被加到焊盘PAD上时，由反相器9、10输出的输入信号Din具有与焊盘PAD相等的值。
图2中的焊盘PAD接在作为PMOS晶体管7漏极的P+有源区，又接在作为NMOS晶体管8的漏极的N+有源区，这样当供电电压Vcc变为3.3V时，PMOS晶体管7的源区P+和衬底N阱变为3.3V。
此时，当焊盘PAD被加上5V电压时，PMOS晶体管7的漏区P+就变为5V，而漏区P+和N-阱形成PMOS晶体管7的PN二极管，并被正向导通。
但是，在导通PN二极管的同时，PMOS晶体管7的衬底N-阱变为5V，并通过N-阱芯柱连到供电电压Vcc上，这样焊盘PAD的5V输入与3.3V供电电压Vcc短路，由此产生一个内部MOS晶体管的误操作。也就是说，当焊盘PAD的电压变得比供电电压Vcc高时，就会产生问题。
因此，本发明的一个目的在于提供一个能容许5V的输入/输出电路，当焊盘输入电压变得比供电电压高时，通过使PMOS晶体管的衬底和体块的电压与焊盘电压相等来防止在焊盘和供电电压之间的短路。
为了达到上述目的，根据本发明的能容许5V的输入/输出电路包括一对用来相应地将使能信号和数据信号反相的反相器，一个用来将两个反相器各自的输出值进行或非运算的或非门，一个用来将反相器的输出值和使能信号进行与非运算的与非门，一个用来接收或非门的输出值并防止在输入到焊盘的电压比供电电压高时焊盘和供电电压之间短路的能容许5V的电路，一个用来将与非门的输出值反相的反相器，以及一个PMOS晶体管和一个NMOS晶体管，它们串联在供电电压和地电压之间，以便由此通过各自的栅极接收由能容许5V的电路输出的值。
图1是现有的输入/输出电路的示意方框图；图2是现有的输入/输出电路的PMOS晶体管和NMOS晶体管的横切面示意图；图3根据本发明的输入/输出电路的示意方框图；图4是在图3中的能容许5V电路的详细方框图；图5是在图4中的能容许5V电路根据本发明另一实施例的详细方框图；以及图6是图5中的模式检测器的详细方框图。
参考描绘根据本发明的能容许5V输入/输出电路的图3，图1中现有输入/输出电路的反相器5被一个能容许5V的电路20所替代，而能容许5V电路20的输出值PG被施加到PMOS晶体管7的栅极并通过一个体块接到PMOS晶体管7的衬底上。在PMOS晶体管7和NMOS晶体管8之间设置了一个NMOS晶体管11，它一直由供电电压导通着。这里，与现有技术中相同的部分被标以相同的标号。如图4所示，能容许5V的电路20包括一个PMOS晶体管21，其源极与供电电压Vcc相连，其栅极与焊盘PAD相接，其漏极和衬底与体块相连；一个PMOS晶体管22，其源端与焊盘PAD相接，其栅极与供电电压Vcc相接，其漏极和衬底与体块相接；一个PMOS晶体管23，其源极与体块相连，其栅极与或非门3相连，其漏极与输出端相连；以及一个NMOS晶体管24，其漏极与输出端相连，其栅极与供电电压Vcc相连；以及一个NMOS晶体管25，其漏极与NMOS晶体管24的源极相连，其栅极接到或非门3的输出值NR上，其源极与地电压Vss相连。
现在说明能容许5V的输入/输出电路的工作情况。
首先，当一个使能信号EN保持为高电平时，也就是说，当数据信号D保持为高电平，而焊盘PAD电压保持为低电平时，就是一个输出模式，或非门3的输出值NR就变为高电平。
因此，与或非门3的高电平输出信号NR相应，能容许5V电路20的PMOS晶体管23被关闭，而NMOS晶体管25被导通，以便一个低电平PMOS栅极信号PG通过输出端输出。
反之，当数据信号D保持在低电平值，处于输出模式时，或非门3的输出值NR转变为一个低电平，以便由此导通能容许5V电路20的PMOS晶体管23，这样高电平的PMOS栅极信号PG通过PMOS晶体管21、23以及输出端输出。
也就是说，当焊盘PAD变为低电平，且输入/输出电路保持在输出模式时，能容许5V的电路20就作为一个反相器工作。
同时，当处于输出模式，焊盘PAD保持为与供电电压Vcc相等的高电平时，在PMOS晶体管7的衬底和焊盘PAD之间没有电流。
当使能信号EN处于低电平时，也就是说，当其处于输入模式时，或非门3输出一个低电平输出信号NR，它与数据信号D的电平无关，由此将能容许5V电路20的输出值PG变为供电电压Vcc。
当焊盘PAD的输入电压为5V，比供电电压Vcc高，并且焊盘电压变为比Vcc+Vtp的值高时，PMOS晶体管22被导通，焊盘电压加到体块上。这里，Vtp是指PMOS晶体管22的阈值电压。
导通的PMOS晶体管23使得与焊盘电压相等的体块电压成为能容许5V的电路20的输出信号PG。
最后，PMOS晶体管7被关闭，与此同时，PMOS晶体管7的衬底就与体块相连，从而在PMOS晶体管7的衬底和焊盘PAD之间就没有电流了。
如图5所示，根据本发明的另一个实施例的能容许5V电路20还包括一个模式检测器30，用来接收并检测一个使能信号EN以克服体块当PMOS晶体管21在能容许5V电路20中被关闭时的浮动状态；以及一个PMOS晶体管26，其源极与供电电压Vcc相连，其栅极与模式检测器30的输出值MD相接，其漏极和衬底与体块相连。
模式检测器30如图6所示，它包括一个与非门31，以其焊盘PAD作为其输入；一个与非门32，它通过它的一个端子接收使能信号EN，通过其另一个端子接收与非门31的输出值；一个反相器33，用来对与非门32的输出值反相；一个PMOS晶体管34，其栅极与供电电压Vcc相连，其源极与焊盘PAD相连，其漏极与输出端相连，其衬底与体块相连；NMOS晶体管35，其栅极与供电电压Vcc相连，其漏极与输出端相连；以及NMOS晶体管36，其漏极与NMOS晶体管35的源极相连，其栅极与反相器33的输出值相连，其源极与地电压相连。
现在将说明根据本发明这样构成的能容许5V的输入/输出电路的工作情况。
当使能信号EN保持一个高电平时，也就是说，当它是输出模式时，焊盘PAD就与供电电压Vcc有相同的高电平，PMOS晶体管51就被关闭，从而体块保持在一种浮动状态。
此时，当焊盘PAD达到供电电压Vcc左右的电压值时，模式检测器30的PMOS晶体管34被关闭，与非门31的输出信号就变为高电平，还有与非门32的输出信号变为低电平，由此PMOS晶体管36就被导通，并稳定在体块电压。
如上所述，本发明使得衬底和体块电压保持与焊盘电压相等，并因此在外部电压比施加到半导体芯片的供电电压高时阻塞电流通路，这样就防止了MOS晶体管的误操作，并通过将输出操作晶体管的衬底置于供电电压下而使得输出模式的操作精确。
权利要求
1.一种能容许5V的输入/输出电路，其特征在于包括一对用于将使能信号和数据信号分别反相的反相器；一个用于将两个反相器各自的输出值进行或非运算的或非门；一个用来对使能信号及反相器的输出值进行与非运算与非门；一种能容许5V的电路，用来接收或非门的输出值，并防止在输入到焊盘上的电压比供电电压高时焊盘和供电电压之间短路；一个用于将与非门的输出值反相的反相器；一个PMOS晶体管和一个NMOS晶体管，串联在供电电压与地电压之间，以便由此通过各自的栅极接收能容许5V电路的输出值。
2.权利要求1的电路，其特征在于，能容许5V电路包括第一PMOS晶体管，其源极与供电电压相连，其栅极与焊盘相接，漏极和衬底与体块相连；第二PMOS晶体管，其源端与焊盘相接，其栅极与供电电压相接，其漏极和衬底与体块相接；第三PMOS晶体管，其源极与体块相连，其栅极与或非门相连，其漏极与输出端相连；第一NMOS晶体管，其漏极与输出端相连，其栅极与供电电压相连；以及第二NMOS晶体管，其漏极与第一NMOS晶体管的源极相连，其栅极接到或非门的输出值上，其源极与地电压相连。
3.权利要求2的电路，其特征在于，能容许5V电路还包括一个模式检测器，用来接收并检测使能信号以克服当第一PMOS晶体管被关闭时体块的浮动状态；以及第四PMOS晶体管，其源极与供电电压相连，其栅极接模式检测器的输出，其漏极和衬底与体块相连。
4.权利要求3的电路，其特征在于，模式检测器还包括第一与非门，以其焊盘作为其输入端；第二与非门，它通过它的一个输入端子接收使能信号，通过其另一个端子接收第一与非门的输出值；一个反相器，用来对第二与非门的输出值反相；第五PMOS晶体管，其栅极与供电电压相连，其源极与焊盘相连，其漏极与输出端相连，其衬底与体块相连；第三NMOS晶体管，其栅极与供电电压相连，其漏极与输出端相连；以及第四NMOS晶体管，其漏极与第三NMOS晶体管的源极相连，其栅极连接所述反相器的输出值，其源极与地电压相连。
全文摘要
一种能容许5V的输入/输出电路,包括一对反相器将使能信号和数据信号分别反相,一或非门将两反相器各自输出做或非运算,一与非门对反相器及使能信号输出做与非运算,一接收或非门输出并防止当衬底输入电压比供电电压高时焊盘和供电电压间短路的能容许5V电路,一反相器将与非门输出反相,以及一PMOS晶体管和一NMOS晶体管串联在供电电压和地电压之间并由此通过各自栅极接收能容许5V电路的输出。
文档编号H03K19/0175GK1183677SQ9710362
公开日1998年6月3日 申请日期1997年3月20日 优先权日1996年11月27日
发明者金永浩 申请人:Lg半导体株式会社