专利名称：差动放大器和补偿方法
技术领域：
本发明涉及一种差动放大器和一种补偿方法，更具体地说，它涉及一种适用于声频放大器的前置放大器中的差动放大器。
一种已知的全差动放大器示于图2(例如，如在Okamoto T.等人的“A 16b Oversampling CODEC with filtering DSP”中，ISSCC Dig.Tech.Papers，第74-77页，1991年2月)。
示于图2的过去的全差动放大器是由以下形成一第一极性的第一MOSFET(MP1)，其栅极连接到一非反相输入端(103)；一第一极性的第二MOSFET(MP2)，其栅极连接到一反相输入端(104)，其源极连接到MP1的源极；一第一极性的第三MOSFET(MP3)，其源极连接到一第一电源(101)，其漏极连接到MP1的源极；一第一极性的第五MOSFET(MP5)，其源极连接到第一电源(101)，其栅极连接到MP5的漏极；一第一极性的第六MOSFET(MP6)，其源极连接到第一电源(101)，其栅极连接到MP5的栅极，其漏极连接到一非反相输出端(105)；一第一极性的第七MOSFET(MP7)，其栅极连接到非反相输入端(103)；一第一极性的第八MOSFET(MP8)，其栅极连接到反相输入端(104)，其源极连接到MP7的源极；一第一极性的第九MOSFET(MP9)，其源极连接到MP7的源极，其栅极连接到共模反馈输入端(107)；一第一极性的第十一MOSFET(MP11)，其源极连接到第一电源(101)，其栅极连接到MP11的漏极；一第一极性的第十二MOSFET(MP12)，其源极连接到第一电源(101)，其栅极连接到MP11的栅极，其漏极连接到非反相输出端(106)；一第一极性的第十三MOSFET(MP13)，其源极连接到第一电源(101)，其栅极和漏极连接到MP3的栅极；一第二极性的第一MOSFET(MN1)，其源极连接到第二电源(102)，其栅极和漏极连接到MP7的漏极；一第二极性的第二MOSFET(MN2)，其源极连接到第二电源，其栅极连接到MN1的漏极，其漏极连接到MP2的漏极；一第二极性的第三MOSFET(MN3)，其源极连接到第二电源(102)，其栅极连接到MN1的栅极和漏极，其漏极连接到MP5的漏极；一第二极性的第六MOSFET(MN6)，其源极连接到第二电源(102)，其栅极连接到MN2的漏极，其漏极连接到MP6的漏极；一第二极性的第七MOSFET(MN7)，其源极连接到第二电源(102)，其栅极和漏极连接到MP8的漏极；一第二极性的第八MOSFET(MN8)，其源极连接到第二电源(102)，其栅极连接到MN7的栅极和漏极，其漏极连接到MP1的漏极；一第二极性的第九MOSFET(MN9)，其源极连接到第二电源(102)，其栅极连接到MN7的栅极和漏极，其漏极连接到MP11的漏极；一第二极性的第十二MOSFET(MN12)，其源极连接到第二电源(102)，其栅极连接到MN8的漏极，其漏极连接到MP12的漏极；一第二极性的第十三MOSFET(MN13)，其源极连接到第二电源(102)，其栅极和漏极连接到一恒流源(108)的一端；和第二极性的第十四MOSFET(MN14)，其源极连接到第二电源(102)，其栅极连接到MN13的栅极和漏极，其漏极连接到MP13的漏极上。除了上述的MOSFET之外，该电路有一恒流源(108)，其一端连接到第一电源(101)，另一端连接到MN13的漏极；一第一电阻(R1)，其一端连接到MN6的栅极；一第一电容(C1)，其一端连接到反相输出端(105)，其另一端连接到第一电阻(R1)的另一端；一第二电阻(R2)，其一端连接到MN12的栅极；一第二电容(C2)，其一端连接到非反相输出端(106)，其另一端连接到第二电阻(R2)的另一端；一第三电阻(R3)，其一端连接到MN3的栅极；一第三电容(C3)，其一端连接到MP5的漏极，其另一端连接到第三电阻(R3)的另一端；一第四电阻(R4)，其一端连接到MN7的栅极；一第四电容(C4)，其一端连接到MN9的漏极，其另一端连接到第四电阻(R4)的另一端。
下面参考图2描述上述全差动放大器的操作。由于该放大器是一全差动放大器，所以将反相输出电路段和非反相输出电路段之间分开描述。首先，参见反相输出电路段，恒流晶体管MP3，差动输入对MP1,MP2,MP7和MP2和负载晶体管MN1和MN2形成一差动输入增益极，其非反相输出信号传送到MN6的栅极，其反相输出信号通过由MOSFETS MN3和MP5形成的反相信号传送电路传送到MP6的栅极，从而形成了一个两极推挽式输出放大器。
所期望的相位余量是通过加入第一补偿电路和第二补偿电路实现的，第一补偿电路是由MP2的漏极和非反相输出端(105)之间的R1和Cl形成的；第二补偿电路是由差动输入极的反相输出和反相信号传送电路的输出之间的R3和C3形成。以与非反相输出相同的方式，恒流晶体管MP3，差动输入对MP1,MP2,MP8和MP1和负载晶体管MN7和MN8形成一差动输入增益极，其非反相输出信号传送到MN12的栅极，其反相输出信号通过由MOSFETS MN9和MP11形成的反相信号传送电路传送到MN9和MP1形成的反相信号传送电路传送到MP12的栅极，从而形成一两极推挽式输出放大器。所期望的相位余量是通过加入由差动输入极的非反相输出和驱动极的输出之间的R2和C2形成的补偿电路，和加入由差动输入极的反相输出和反相信号传送电路的输出之间的R4和C4形成的补偿电路来实现的。通过向MP9的栅极施加一共模反馈信号，偏置被稳定了。
然而，在上述的现有技术中，存在下列问题。如果我们考虑到一两极CMOS放大器的极频率，鉴于图3的小信号等效电路，从P.R.Gray和R.G.Meyer“模拟集成电路的分析与设计”第二版(由于JHON WILEY&SONS出版)的第549页，这些可近似如下。
P1=-1/{(1+gm2R2)CcRI} (1)P2=-gm2Cc/(C2C1+C2Cc+CcC1)(2)在上式中，P1是第一极的频率，P2是第二极的频率，gm2是驱动级的互导，Cc为补偿电容，C1是内部寄生电容，C2是负载电容。为得到相位余量，有必要使P2相对于增益为1(ω1=gm1/Cc)时的频率为高。然而，从式(2)可以看出，当内部寄生电容C1变大时，P2变小，从而降低了两极放大器的相位余量。
在图2所示的全差动放大器的反相输出端(105)侧，内部寄生电容C1主要是MN1,MN2和MN3的栅极电容和MP7,MN1的漏极电容之和，或是MP2和MN2的漏极电容和MN6的栅极电容之和，无论哪一个大。通常，后者是决定因素，特别是在用于声频应用的运算放大器中，因为为了抑制MOS晶体管中的1/f噪音的目的，有必要使MP1,MP2,MP7,MP8,MN1,MN2,MN7和MN8的栅极面极大，则C1变大。为此，由于有相位余量的显著降低，为减轻降低相位余量的问题，有必要为反相信号传送电路加入由R3和C3形成的第二补偿电路。以相同方式，在非反相输出端侧，有必要为反相信号传送电路加入一由R4和C4形成的补偿电路。
因此，本发明的一个目的是提供一紧凑、稳定的差动放大器，它克服了现有技术的上述缺陷，该差动放大器被构造为具有一减小的寄生电容，以稳定操作，从而与现有技术比较起来降低了电容器在芯片上所占的表面面积；和上述差动放大器的电路的补偿方法。
为实现上述目标，本发明采用了如下的基本技术结构。
具体地说，根据本发明的第一个方面，涉及一差动放大器，其包括一第一差动放大器，由其上施加有第一输入的第一FET和其上施加有第二输入的第二FET形成；和一第二差动放大器，由其上施加有第一输入的第三FET和其上施加有第二输入的第四FET形成，其中上述第一差动放大器和上述第二差动放大器的每一个的负载是由一电流镜象电路形成的，其中供给后续极的输出信号是从上述第一FET的漏极取出的。
在本发明的第二方面，一推挽式电路的正半周期输出电路和一负半周期输出电路被连接到上述第一FET的漏极，一补偿电路被连接在上术推挽式电路的输出端和第一FET的上述漏极之间。
在本发明的第三个方面，一非反相信号传送电路提供于上述推挽式电路中，该电路包括一电流镜象电路。
本发明的第四个方面是一直流放大器，其从上述第一差动放大器直接耦合到上述推挽式电路。
本发明的补偿方法是，其中，一第一差动放大器是由其上施加有第一输入的第一FET和其上施加有第二输入的第二FET形成；一第二差动放大器是由其上施加有第一输入的第一FET和其上施加有第二输入的第四FET形成，上述第一差动放大器和上述第二差动放大器的每一个的负载是由一电流镜象电路形成的，和一推挽式电路，放大上述差动放大器的输出信号，由此到上述推挽式电路的信号是从上述第一FET的漏极取出的，补偿仅是通过提供于上述第一FET的上述漏极和推挽式电路的输出端之间的补偿电路进行的。
特别地，本发明的差动放大器具有一第一差动放大器，它是由其上施加有第一输入的第一FET和其上施加有第二输入的第二FET形成；和一第二差动放大器，它是由其上施加有第一输入的第三FET和其上施加有第二输入的第四FET(第二输入施加于其上)形成，第一差动放大器的负载和第二差动放大器的负载是由一电流镜象形成，构造该差动式放大器，使得到后续极的输出是从第一FET或第二FET的漏极取出的，从而降低寄生电容，结果是减少至一个补偿电容。
由于在芯片上占据空间的电容器的数目减少，本发明使芯片尺寸的减小成为可能。
图1是本发明的电路图。
图2是现有技术的电路图。
图3是示于图2的现有技术的等效电路。
下面将参考附图详细描述本发明的差动放大器的优选实施例和补偿其电路相位的方法。
图1是本发明的电路图。在图中所示的差动放大器电路中，有一第一差动放大器，由其上施加有第一输入的第一FET(MP1)和其上施加有第二输入的第二FET(MP2)形成；一第二差动放大器，由其上施加有第一输入的第三FET(MP7)和其上施加有第二输入的第四FET(MP8)形成，其中，上述第一差动放大器和上述第二差动放大器的每个负载是由一电流镜象电路形成，其中供给后续级的输出信号是从上述第一FET(MP1或第二FET MP2)的漏极D取出的。
一推挽式电路的一正半周期输出电路MN12和一负半周期输出电路MP12连接到MP1的漏极，一补偿电路由C2和R2形成，连接在上述推挽式电路的输出端(106)和MP1的漏极D之间。
另外，在上述推挽式电路中提供了由晶体管MN9,MN10和MN11形成的一非反相信号传送电路，该电路包括由晶体管MN10和MN11构成的电流镜象电路。
所示电路是一直流放大器，其中从第一和第二差动放大器到推挽式电路的电路都是直接耦合的。
下面将描述上述电路的详细结构。
本发明的一全差动放大器的实施例是由以下形成一第一极性(P沟道)的第一MOSFET(MP1)，其栅极连接到一非反相输入端子(103)；一第一极性的第二MOSFET(MP2)，其栅极连接到反相输入端(104)，其源极连接到MP1的源极；一第一极性的第三MOSFET(MP3)，其源极连接到第一电源(101)，其漏极连接到MP1的源极；一第一极性的第四MOSFET(MP4)，其源极连接到第一电源(101)，其栅极连接到MP3的栅极；一第一极性的第五MOSFET(MP5)，其源极连接到第一电源(101)，其栅极连接到MP5的漏极；一第一极性的第六MOSFET(MP6)，其源极连接到第一电源(101)，其栅极连接到MP5的漏极和栅极，其漏极连接到反相输出端(105)；一第一极性的第七MOSFET(MP7)，其栅极连接到非反相输入端(103)；一第一极性的第八MOSFET(MP8)，其栅极连接到反相输入端(104)，其源极连接到MP7的源极；一第一极性的第九MOSFET(MP8)，其源极连接到第一电源(101)，其漏极连接到MP7的源极，其栅极连接到一共模反馈输入端(107)；一第一极性的第十MOSFET(MP10)，其源极连接到第一电源(101)，其栅极连接到MP3的栅极；一第一极性的第十一MOSFET(MP10)，其源极连接到第一电源(101)，其栅极连接到MP11的漏极；一第一极性的第十二MOSFET(MP12)，其源极连接到第一电源(101)，其栅极连接到MP11的栅极和漏极，其漏极连接到非反相输出端(106)；一第一极性的第十三MOSFET(MP13)，其源极连接到第一电源(101)，其栅极和漏极连接到MP3的栅极；一第二极性(n沟道)的第一MOSFET(MN1)，其源极连接到第二电源(102)，其栅极和漏极连接到MP7的漏极；一第二极性的第二MOSFET(MN2)，其源极连接到第二电源(102)，其栅极连接到MN1的栅极，其漏极连接到MP2的漏极；一第二极性的第三MOSFET(MN3)，其源极连接到第二电源(102)，其栅极连接到MN2的漏极，其漏极连接到MP4的漏极；一第二极性的第四MOSFET(MN4)，其源极连接到第二电源(102)，其栅极和漏极连接到MN3的漏极；一第二极性的第五MOSFET(MN5)，其源极连接到第二电源(102)，其栅极连接到MN3的漏极，其漏极连接到MP5的漏极；一第二极性的第六MOSFET(MN6)，其源极连接到第二电源(102)，其栅极连接到MN2的漏极，其漏极连接到MP6的漏极；一第二极性的第七MOSFET(MN7)，其源极连接到第二电源(102)，其栅极和漏极连接到MP8的漏极；一第二极性的第八MOSFET(MN8)，其源极连接到第二电源(102)，其栅极连接到MN7的栅极，其漏极连接到MP1的漏极；一第二极性的第九MOSFET(MN9)，其源极连接到第二电源(102)，其栅极连接到MN8的漏极，其漏极连接到MP10的漏极；一第二极性的第十MOSFET(MN10)，其源极连接到第二电源(102)，其栅极和漏极连接到MN9的漏极；一第二极性的第十一MOSFET(MN11)，其源极连接到第二电源(102)，其栅极连接到MN9的漏极，其漏极连接到MP11的漏极；一第二极性的第十二MOSFET(MN12)，其源极连接到第二电源(102)，其栅极连接到MN8的漏极，其漏极连接到MP12的漏极；一第二极性的第十三MOSFET(MN13)，其栅极和漏极连接到恒流源(108)的一端，其源极连接到第二电源(102)；一第二极性的第十四MOSFET(MN14)，其源极连接到第二电源(102)，其栅极连接到MN13的漏极，其漏极连接到MP13的漏极；和一恒流源(108)，其一端连接到MN13的漏极，其另一端连接到第一电源(101)。另外，该电路有一第一电阻(R1)，其一端连接到MN6的栅极；一第一电容(C1)，其一端连接到非反相输出端(105)，其另一端连接到第一电阻(R1)的另一端；一第二电阻(R2)，其一端连接到MN12的栅极；和一第二电容(C2)，其一端连接到非反相输出端(106)，其另一端连接到第二电阻(R2)的另一端。
晶体管MN1和MN2,MN4和MN5,MN7和MN8,MN10和MN11，MN13和MN14,MP3,MP4,MP10和MP13,MP5和MN6，以及MP11和MP12各自分别形成电流镜象电路。
接着将参考附图描述图1的电路的操作。
由于该放大器是一全差动放大器，所以将反相输出电路段和非反相输出电路段之间分开描述。
首先，参见反相输出电路段，恒流晶体管MP3，差动输入对MP1,MP2,MP7和MP2和负载晶体管MN1和MN2形成一差动输入增益极，其非反相输出信号传送到MN6的栅极，其反相输出信号通过由MOSFETSMN3,MN4,MN5,MP4和MP5形成的信号传送电路传送到MP6的栅极，从而形成一两极推挽式输出放大器。为得到期望的相位余量，由电阻R1和电容C1的串联电路形成的补偿电路连接在差动输入增益极的输出和MN6的漏极之间。
在本发明的电路中，与现有技术比较，晶体管MN1和MN2的栅极没有连接到其它晶体管上，从晶体管MN2的漏极看，总寄生电容较小，结果，根据式(2)，极频率移位到高频区，从而增加了相位余量。
为此，在晶体管MN2的漏极D和反相输出端(105)之间提供的电阻R1和电容C1的串联电路能够执行本发明的差动放大器的补偿。
以与非反相输出电路段相同的方法，恒流晶体管MP3，差动输入对MP1,MP2,MP8和MP1和负载晶体管MN7和MN8形成一差动输入增益极，其非反相输出通过由MN9,MN10,MN11,MP10和MP11形成的非反相信号传送电路传送到晶体管MN12的栅极和MP12的栅极，从而完成一两极推挽式输出放大器。期望的相位余量是通过差动输入增益极的输出和驱动极的输出之间的电阻R2和电容C2的串联电路实现的。偏置是通过向MP8的栅极输入一共模反馈信号来稳定的。
这样，在本发明的差动放大器中，供给MP6和MN6的后续极推挽式电路的信号是从FET MP1或FET MP7的漏极取出的，由串联的电阻R1和电容C1形成的补偿电路提供于上述漏极D和推挽式电路的输出端(105)之间，从而进行补偿。
在图2所示的过去的全差动放大器中，式(2)的内部寄生电容C1主要是MN1,MN2和MN3的栅极电容和MP7和MN1的漏极电容之和，或是MP2和MN2的漏极电容和MN6的栅极电容之和，无论哪个大，前者通常占支配地位。与此相比较，在本发明中，由于晶体管MN3的栅极电容未包括在寄生电容C1中，因此在相位余量上有一个同量的提高，使得有可能除去现有技术中需要的用于反相信号传送电路的补偿电路。
权利要求
1．差动放大器，由一第一差动放大器和一第二差动放大器形成，所述第一差动放大器是由其上施加有第一输入的第一FET和其上施加有第一输入的第二FET形成；所述第二差动放大器是由其上施加有第一输入的第三FET和其上施加有第二输入的第四FET形成，其特征在于上述第一差动放大器和上述第二差动放大器的各自的负载都是由一电流镜象电路形成，供给后续极的输出信号是由上述第一FET的漏极取出的。
2．如权利要求1所述的差动放大器，其特征在于一推挽式电路的正半周期输出电路和负半周期输出电路连接到上述第一FET的漏极，一补偿电路连接在上述推挽式电路的输出端和上述第一FET的漏极之间。
3．如权利要求2所述的一差动放大器，还包括一非反相信号传送电路，提供于上述推挽式电路中，上述非反相信号传送电路还包括一电流镜象电路。
4．如权利要求3所述的一差动放大器，其特征在于上述差动放大器是一直流放大器，它从上述第一差动放大器直接耦合直至上述推挽式电路。
5．差动放大器的补偿方法，其中，一第一差动放大器是由其上施加有第一输入的第一FET和其上施加有第二输入的第二FET形成；一第二差动放大器是由其上施加有第一输入的第三FET和其上施加有第二输入的第四FET形成，上述第一差动放大器和上述第二差动放大器的各自的负载都是由一电流镜象电路形成的，和一放大上述差动放大器输出信号的推挽式电路，到上述推挽式电路的信号是从上述第一FET的漏极取出的，补偿是通过提供于上述第一FET的所述漏极和推挽式电路的输出端之间的补偿电路进行的。
全文摘要
在由一第一差动放大器和一第二差动放大器形成的差动放大器中,第一差动放大器是由其上施加有第一输入的第一FET(MP1)和其上施加有第二输入的第二FET(MP2)形成;第二差动放大器是由其上施加有第一输入的第三FET(MP7)和其上施加有第二输入的第四FET(MP8)形成,其中上述第一差动放大器和第二差动放大器的各自的负载都是由一电流镜象电路形成,供给后续极的信号是从第一FET(MP1)或第二FET(MP2)的漏极D取出的。
文档编号H03F3/45GK1223500SQ9812473
公开日1999年7月21日 申请日期1998年11月12日 优先权日1997年11月12日
发明者及川尚人 申请人:日本电气株式会社