专利名称：分级衰减器的制作方法
技术领域：
本发明涉及一种分级衰减器，更具体地说是涉及一种用于微波波段中的分级衰减器。
衰减器的一个理想特性是，衰减模式和直通模式(非衰减模式)中输入信号传输的损失之差在整个频率段内保持恒定。但是，使用常规衰减器不能获得该理想特性。具体地说，衰减模式和直通模式(非衰减模式)中输入信号传输的损失之差是随输入信号的频率改变的。
如上所述，由于常规分级衰减器有衰减调节误差，将其用于宽带增益控制会造成增益调节的精度降低。在此我们所定义的衰减调节误差是指，基于衰减模式和直通模式中输入信号传输的损失之差的衰减值与缺省衰减值之间的误差。
衰减调节误差可能是衰减精度降低的一个主要因素。因此，在宽带范围内的首要措施是减小这一误差。
本发明就是为了解决以上问题。因此，本发明的目的是提供一种分级衰减器，包括串联于输入端与输出端之间的第一电阻和第二电阻；与第一和第二电阻并联的第一衰减转换/调节电路；在第一、第二电阻连接点与地之间串联的频率特性调节电路和第三电阻；其中所述频率特性调节电路包括连接于第一、第二电阻连接点与第三电阻之间的传输线；与第三电阻并联的第二衰减转换/调节电路，传输线长度为“λ/4-α”(0≤α≤λ/16)，其中λ表示进入输入端的信号的波长。
本发明的另一个目的是提供一种分级衰减器，包括在多个输入端和多个输出端之间串联连接的多个分级衰减器；每个分级衰减器包括串联于输入端与输出端之间的第一电阻和第二电阻；与第一和第二电阻并联的第一衰减转换/调节电路；在第一、第二电阻连接点与地之间串联的频率特性调节电路和第三电阻；其中所述频率特性调节电路包括连接于第一、第二电阻连接点与第三电阻之间的传输线；与第三电阻并联的第二衰减转换/调节电路，传输线长度为“λ/4-α”(0≤α≤λ/16)，其中λ表示进入输入端的信号的波长。
通过以下与附图结合的详细说明，本发明的特点和优点将会清楚地体现出来。
图1是基于本发明实施例的分级衰减器A1的结构；图2显示的是由实验获得的分级衰减器A1的频率特性；图3显示的是由实验获得的分级衰减器A1的衰减调节误差；图4显示的是几个分级衰减器A1串联连接的结构；图5显示的是作为参考的分级衰减器A2的结构；图6显示的是由实验获得的分级衰减器A2的频率特性；图7显示的是由实验获得的分级衰减器A2的衰减调节误差；在解释本发明的实施例之前，首先将对一个作为参考来与基于本发明的衰减器相比较的分级衰减器进行说明。通过以下对作为参考的分级衰减器的操作和结构的分析，可以对基于本发明的分级衰减器的优点有更好的理解。
图5显示了作为参考的分级衰减器A2的结构。如图5所示，分级衰减器A2包括输入端21；输出端22；控制端23和24；电阻25，26和27；用于保护MOS(金属氧化物半导体)型FET(场效应晶体管)30和31的电阻28和29；和MOS型FET30和31。该种分级衰减器被称为“T形”。
为使分级衰减器A2进入直通模式或非衰减模式，一个“L”电平控制信号被加载至控制端24以使MOS型FET31进入OFF状态，而一个“H”电平控制信号被加载至控制端23以使MOS型FET30进入ON状态。因此，由输入端21进入的输入信号经过由电阻25、26和MOS型FET30所组成的并联电路输出至输出端22，此时MOS型FET30可看作一个内部阻抗。
反之，为使分级衰减器进入衰减模式，一个“H”电平控制信号被加载至控制端24以使MOS型FET31进入ON状态，而一个“L”电平控制信号被加载至控制端23以使MOS型FET30进入OFF状态。因此，由输入端21进入的输入信号经过电阻25、26、27和MOS型FET31的内部阻抗的衰减后输出至输出端22。
然而，由于分级衰减器A2有一个大的衰减调节误差，当将其用于宽带增益控制时会发生增益调节精度变低的问题。在此我们所定义的衰减调节误差是指，基于衰减模式和直通模式中输入信号传输的损失之差的衰减值与缺省衰减值之间的误差。这一误差来源于以下事实，即信号频率越高，寄生电容以及MOS型FET30、31的源漏间的电容对频率特性的降低越严重，并且传输损失也会增加。因此在直通模式和衰减模式中的传输损失延迟。
图6中曲线B11显示的是分级衰减器A2在直通模式中的传输损失，曲线B12显示的是其在衰减模式中的传输损失。
另外，图7中的曲线B13显示的是分级衰减器A2的衰减调节误差。由图7可明显看出，分级衰减器A2造成的衰减调节误差主要取决于输入信号的频率。
下面，将对基于本发明实施例的分级衰减器进行说明。
图1显示的是基于本发明实施例的分级衰减器A1的结构。该分级衰减器A1是在一个LSI(大规模集成电路)的厚度为80μm的GaAs衬底上制造的，该GaAs衬底适于在微波波段中使用。但是，该衬底并不仅限于此种材料，也可以用其它材料代替。例如，硅衬底可用于加工分级衰减器A1。此外，也可以使用任何其它的有另一电路与衰减器A1共同安装在其上的衬底。而且，其上设置和连接有分散的电阻和晶体管等的印刷电路板也可以用来代替半导体衬底。
如图1所示，基于本发明实施例的衰减器A1包括输入端1；输出端2；控制端3和4；电阻5,6和7；栅极保护电阻8和9；MOS型FET10和11；和传输线12。频率特性调节电路13由MOS型FET11和传输线12组成。传输线12长度为“λ/4-α”(0≤α≤λ/16)，其中λ表示进入输入端的信号的波长，α为校正系数。
电阻5和6以串联方式连接在输入端1和输出端2之间。MOS型FET10与电阻5、6并联。MOS型FET10是第一衰减器转换/调节电路的一个主要元件，用于转换和设定衰减模式。频率特性调节电路13和电阻17串联连接在电阻5、6的连接点(旁路连接点)与地之间。频率特性调节电路13包括以串联方式连接在电阻5、6连接点与电阻7之间的传输线12；与电阻7并联的MOS型FET11。MOS型FET11是用于在衰减模式中转换和设定的第二衰减器的一个元件。
下面，将对基于实施例的分级衰减器A1的操作进行详细说明。
首先，为使分级衰减器A1进入直通模式或非衰减模式，一个“H”电平控制信号被加载至控制端3和4以使MOS型FET10和11进入ON状态。由于当从旁路连接点观察旁路电路时，长度为“λ/4-α”的传输线可被看作一条端短路线，所以此时旁路电路的阻抗为无穷大。因此，所有输入的信号都被输出至输出端2。在这种情况下，由于旁路电路不能被观察到，故频率特性线几乎是水平的。
反之，为使分级衰减器A1进入衰减模式，一个“L”电平信号被加载至控制端3和4以使MOS型FET10和11进入OFF状态。由于当从旁路连接点观察旁路电路时，由MOS型FET11漏源间电容，寄生电容和第三电阻组成的并联电路可被看作电容式的，所以通过长度为“λ/4-α”的传输线12的阻抗转换，旁路电路的阻抗可被看作电感性的。因此输入信号的频率越高，阻抗越高。具体地说，由于T形分级衰减器A1的旁路电路的阻抗变高，所以衰减值(传输损失)变低。其结果是，防止了在高频带内的可能传输损失的增长。因此，在基于本发明的分级衰减器A1中，直通模式和衰减模式中的频率特性可以在宽频带内保持水平，并且在宽频带内的衰减调节误差也被降低了。
MOS型FET10和11的衬底是厚度为80μm的GaAs构成，MOS型FET10和11的栅极宽度是400μm。分级衰减器A1中的电阻5和6都是11.2Ω，电阻7设为47.6Ω。栅极保护电阻8和9都设为4KΩ。加载至控制端3和4的电压等于0V(“H”电平)或-5V(“L”电平)。应注意，校正系数α等于200μm，特性阻抗等于50Ω。
下面，参考附图2和3说明基于实施例的分级衰减器A1的特性。分级衰减器A1在直通模式中的传输损失在图2中以特性曲线B1表示，而衰减模式中的传输损失以特性曲线B2表示。分级衰减器A1造成的传输调节误差在图3中以特性曲线B3表示。如图3所示，基于实施例的分级衰减器A1的衰减调节误差比分级衰减器A2改善了约±0.3dB。
而且，如图4所示，多个分级衰减器A1可以串联在一起。以这种几个分级衰减器A1串联的结构可以获得一个具有多个衰减值的多位衰减器。图4中的分级衰减器A1-1,A1-2和A1-3都和图1中显示的分级衰减器A1的结构相同。但是，它们在衰减模式中具有不同的衰减值。例如，它们的衰减值被这样设置分级衰减器A1-1,A1-2和A1-3的衰减值分别等于1dB,2dB,4dB。
按以上这种结构，进入输入端1-1至1-3的信号经分级衰减器A1-1,A1-2和A1-3任何可能的衰减后输出至输出端2-3。分级衰减器A1-1至A1-3的每种模式(衰减模式或直通模式)是由加载至控制端3-1和4-1,3-2和4-2,3-3和4-3的电压(逻辑电平)决定的。其控制方法与分级衰减器A1相同。
更进一步，串联连接的分级衰减器的数目并不受限制，例如，可串联两个或四个分级衰减器。分级衰减器A1-1至A1-3在衰减模式中各自的衰减值并不限于前述数值，例如，可分别将它们设为3dB,6dB和12dB。应注意，各分级衰减器在衰减模式中的衰减值最好设为二进制加权数1,2,4,8,…,从而可进行最佳的衰减值控制。
如上所述，基于本发明的分级衰减器在衰减模式中的频率特性可以在宽频带内保持水平。因此，在宽频带内的衰减调节误差也被降低。
应注意在不背离本发明的精神和范围的情况下可应用其中很多明显不同的特性。除了所附权利要求的内容外，本发明并不仅限于其具体特征之内。
权利要求
1．一种分级衰减器，包括串联于一个输入端与一个输出端之间的第一电阻和第二电阻；与第一和第二电阻并联的第一衰减转换/调节电路；和在第一、第二电阻连接点与地之间串联的频率特性调节电路和第三电阻；其特征在于所述频率特性调节电路包括连接于第一、第二电阻连接点与第三电阻之间的传输线；与第三电阻并联的第二衰减转换/调节电路，传输线长度为“λ/4-α”(0≤α≤λ/16)，其中λ表示进入输入端的信号的波长。
2．根据权利要求1的分级衰减器，其特征在于第一和第二衰减转换/调节电路都是由FET(场效应晶体管)构成。
3．根据权利要求1的分级衰减器，其特征在于第一和第二衰减转换/调节电路都是由MOS(金属氧化物半导体)型FET(场效应晶体管)构成。
4．一种分级衰减器，包括在多个输入端和多个输出端之间串联连接的多个分级衰减器；每个分级衰减器包括串联于输入端与输出端之间的第一电阻和第二电阻；与第一和第二电阻并联的第一衰减转换/调节电路；在第一、第二电阻连接点与地之间串联的频率特性调节电路和第三电阻；其特征在于所述频率特性调节电路包括连接于第一、第二电阻连接点与第三电阻之间的传输线；与第三电阻并联的第二衰减转换/调节电路，传输线长度为“λ/4-α”(0≤α≤λ/16)，其中λ表示进入输入端的信号的波长。
5．根据权利要求4的分级衰减器，其特征在于第一和第二衰减转换/调节电路都是由FET构成。
6．根据权利要求4的分级衰减器，其特征在于第一和第二衰减转换/调节电路都是由MOS型FET构成。
全文摘要
本发明揭示了一种可在宽频带内降低衰减调节误差的分级衰减器。该分级衰减器包括:串联于输入端1与输出端2之间的电阻5和6;与电阻5和6并联的MOS FET10;在电阻5,6的连接点与地之间串联的频率特性调节电路13。所述频率特性调节电路13包括:连接于电阻5,6的连接点与电阻7之间的传输线12;与电阻7并联的MOS FET11。传输线12长度为“λ/4－α”(0≤α≤λ/16),其中λ表示进入输入端的信号的波长。
文档编号H03H11/02GK1218307SQ9812470
公开日1999年6月2日 申请日期1998年11月6日 优先权日1997年11月7日
发明者高桥寿俊 申请人:日本电气株式会社