采样保持电路、a/d转换器、采样保持电路的校准方法以及电路的制作方法
【技术领域】
[0001]本发明涉及一种采样保持电路，更详细地说，涉及一种用于利用运算放大器的放大来对输入信号进行输出转换的电路(例如流水线型A/D转换器、△ Σ A/D转换器等)。
【背景技术】
[0002]作为利用采样保持电路的电路可举出流水线型A/D转换器。作为该流水线型A/D转换器10，例如已知图7示出的电路(例如参照专利文献I)。
[0003]如图7所示，该流水线型A/D转换器10是从Stagel至StageN为止N级的单位块100(1)?100 (N)级联连接而构成的。
[0004]各单位块100 (I)?100 (N)具有相同结构，因此，在此说明StageI (单位块100(1))的结构。
[0005]如图7所示，StageI构成为包括SSH(子采样保持)电路101、SADC(子AD转换器)电路102、DAC (D/A转换器)电路103以及加法器104。
[0006]StageI的SSH电路101取入从前级的单位块Stagel-Ι输出的模拟输出信号Residue1-10
[0007]SADC电路102对由SSH电路101取入的模拟输出信号Residue1-1进行A/D转换而转换为数字信号Digital〗。作为StageI的输出信号(DigitalI)而输出该数字信号DigitalI。此外，从该SADC电路102输出的数字信号DigitalI与从各Stagel?StageN的SADC电路102输出的数字信号DigitalI —起以规定的规则相加，其结果作为表示A/D转换的结果的数字输出信号而输出。
[0008]DAC电路103生成与来自SADC电路102的数字信号DigitalI对应的模拟信号并输出到加法器104。
[0009]加法器104将由SSH电路101取入的模拟信号减去由DAC电路103生成的模拟信号，将作为其减法运算结果的模拟信号作为残差信号ResidueI输出到下一级的单位块Stagel+l。此时，通过将在加法器104中进行减去所得到的作为残差信号的模拟信号(ResidueI)放大规定倍，能够不提高下一级的单位块Stagel+l的要求精度而通过相同的单位块(Stage)结构来进行A/D转换，并实现高精度的A/D转换。
[0010]另外，一般，SSH电路101、DAC电路103和加法器104由一个运算放大器与电容器CAP的组合构成。将组合运算放大器与电容器CAP而构成的该电路称为MultipleDAC(MDAC:乘法型数字模拟转换器)105。
[0011 ] 图8是表示MDAC 105的一例的概要结构图。
[0012]在图8中，(a)示出采样阶段(Sampling Phase)的电路结构，(b)示出保持阶段(Holding Phase)的电路结构。MDAC 105根据转换时钟信号CLK来切换未图示的开关等，由此在采样阶段实现图8的(a)的电路，在保持阶段实现图8的(b)的电路。此外，图8的(a)中的“Csl”的变量I是指构成StageI的Cs。
[0013]如图8所示，MDAC 105由相同大小的单位电容并联组合而成的采样电容器Csl、由运算放大器构成的MDAC-AMP 11和存在于MDAC-AMP 11的输入端的寄生电容Cp构成。MDAC105根据所输入的转换时钟信号CLK进行动作以交替地实现采样阶段(图8的(a))和保持阶段(图8的(b))。
[0014]在采样阶段(图8的(a))，将前级的单位块Stage1-1的模拟输出信号Residue1-1充入到米样电容器Csl。即，对米样电容器CsI的一端输入模拟输出信号Residue1-1，米样电容器CsI的另一端与MDAC-AMP 11的反转输入端子相连接。此时，MDAC-AMP 11的输入端和输出端短路到接地电平。寄生电容Cp也同样地短路到接地电平。
[0015]另一方面，在保持阶段(图8的(b))，将MDAC-AMP 11的输出端与反转输入端经由电容Cf进行连接。另外，对于电容Cr，根据从图7的SADC电路102输出的数字信号DigitalI而将构成电容器Cr的多个单位电容分别与“+Vr”、“0”、“_Vr”中的某一个进行连接。S卩，电容Cr的一端与“+Vr”、“0”、“-Vr”中的某一个进行连接，另一端与MDAC-AMP 11的反转输入端进行连接。
[0016]上述电容Cf和电容Cr分别由构成上述采样电容器CsI的多个单位电容中的一部分构成。即，对于米样电容器Csl，在保持阶段，构成米样电容器CsI的单位电容的一部分被用作连接在MDAC-AMP 11的输出端和反转输入端之间的电容Cf，其余的单位电容被用作电容Cr。
[0017]此外，在此，说明了将构成采样电容器CsI的多个单位电容的一部分用作电容Cf和电容Cr的情况，但是并不限定于此。例如也可以构成为将构成采样电容器CsI的多个单位电容直接用作电容Cr并另外设置电容Cf。
[0018]MDAC-AMP 11的输出与构成下一级的单位块Stagel+l的MDAC 105的采样电容器Csl+l相连接，StageI的MDAC-AMP 11的输出作为模拟输出信号ResidueI被输出到下一级的采样电容器Csl+l。另外，MDAC-AMP 11的非反转输入端被维持为接地电平。
[0019]此时，当将MDAC-AMP 11的DC (直流)增益设为“ a0 ”时，使用MDAC-AMP 11的输出端的电压Vout，能够用以下式⑴表示MDAC-AMP 11的反转输入端的电压Va。
[0020]Va = -(1/aO) XVout......(I)
[0021]例如在与构成电容Cr的单位电容相连接的电压全部为零的情况下，根据采样阶段和保持阶段的电容器中蓄积的电荷守恒定律，以下式(2)成立。
[0022]CslXVin
[0023]= Cf (Vout-Va)+Cr (O-Va)+Cp(O-Va)
[0024]......(2)
[0025]根据上述式⑴和式(2)，能够用以下式(3)表示保持阶段的MDAC-AMP11的输出Residues SP MDAC 105 的输出 Vout0
[0026]Vout
[0027]= (Csl/Cf) X {l/(l+l/(aOXf))} XVin
[0028]......(3)
[0029]在此，式(3)中的“a0”如上所述表示MDAC-AMP 11的DC(直流)增益。另外，“f”被称为MDAC-AMP 11的反馈系数，能够使用各电容Cr、Cf、Cp并用以下式(4)表示。
[0030]f = Cf/(Cr+Cf+Cp)......(4)
[0031]在用式(3)表示的传递函数中，在输入输出特性理想的情况下，能够将式(3)表示为以下式(5)。
[0032]Vout = (Csl/Cf) XVin......(5)
[0033]根据式(3)和式(5)可知，为了得到理想的输入输出特性，需要MDAC-AMP 11的DC增益“a0”大到无限大。
[0034]实际上，根据所需精度增大DC增益“aO”。
[0035]一般，为了提高AMP的DC增益，需要多级化、级联化。因此，难以保持良好的稳定性或者输出振幅受到限制成为问题。
[0036]为了解决该问题，作为即使不增大DC增益“aO”也能够得到高增益特性的方法，构思出相加点监控(Summing Point Monitoring)(以下称为SPM)这种方法。
[0037]图9的(a)和图9的(b)是用于实现SPM的具体电路的一例，图9的(a)是采样阶段的电路结构，图9的(b)是保持阶段的电路结构。
[0038]该电路在用电容Cel对相加点(Summing Point)的电压Va进行一次Sampling (加法运算)之后，使用AMP的反馈电路，以电容Cel和Ce2之比制作P。在此Cp7表示在增益AMP 12的输入端产生的寄生电容。
[0039]图9的(C)是用于实现SPM的具体电路的另一例(例如参照非专利文献I)。
[0040]该电路在用电容Ce I采样之后通过电容Ce2进行传送。
[0041]专利文献1:日本特开2012-60519号公报
[0042]非专利文献1:“A 16-bit 250-MS/s IF Sampling Pipelined ADC WithBackground Calibrat1n”，IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.45，N0.12，DECEMBER 2010，p.2602-p.2612
【发明内容】
_3] 发明要解决的问题
[0044]然而，当这样追加Cel、Ce2这种新电容时，存在由于该新追加的电容引起的噪声而ADC整体的特性劣化这种问题。
[0045]本发明鉴于这种问题，提供一种噪声小的采样保持电路、A/D转换器、采样保持电路的校准方法以及电路。
[0046]用于解决问题的方案
[0047]本发明的一个方式是一种采样保持电路，具有采样电容器(例如图2的采样电容器CsI)和输入端与该采样电容器相连接的第一放大器(例如图2的MDAC-AMP 11)，并且具备与上述第一放大器相连接的第二放大器(例如图2的增益AMP 12)，其中，该第二放大器具有:差动对(例如图3的MOS晶体管Mxl和Mx2);负载部(例如图3的MOS晶体管Myl和My2)，其与该差动对相连接；以及可变电流部(例如图3的电流源Il?13)，其对上述差动对和上述负载部中的至少一个提供电流，其中，在保持阶段监视上述第一放大器的输入端处的作为上述采样电容器的连接点的相加点的电压(例如2的(b)的Va)。
[0048]可以是，上述第二放大器将上述相加点的电压的监视结果提供给下一级的采样保持电路所包含的采样电容器(例如图2的采样电容器Csl+l)。
[0049]可以是，上述差动对的输入端与上述相加点相连接，输出端与上述下一级的采样保持电路所包含的采样电容器相连接。
[0050]可以是，上述可变电流部具备:第一可变电流部(例如图3的电流源13)，其对上述差动对提供电流；以及第二可变电流部(例如图3的