电流源Il和12)，其调整流过上述负载部的电流。
[0051]可以是，上述差动对包括第一 MOS晶体管和第二 MOS晶体管(例如图3的MOS晶体管Mxl和Μχ2) ο
[0052]可以是，上述负载部包括与上述第一 MOS晶体管和上述第二 MOS晶体管分别级联连接的第三MOS晶体管和第四MOS晶体管(例如图3的MOS晶体管Myl和My2)。
[0053]可以是，上述第一 MOS晶体管至上述第四MOS晶体管由相同种类的MOS晶体管构成。
[0054]可以是，上述第一可变电流部包括第五MOS晶体管(例如图4的电流源13)。
[0055]可以是，上述第二可变电流部包括与上述负载部并联连接的第一电流源和第二电流源(例如图4的电流源Il和12)，该各电流源包括第六MOS晶体管和第七MOS晶体管。
[0056]可以是，还具备控制部(例如图5的DAC 23)，该控制部控制上述第一可变电流部的电流和上述第二可变电流部的电流中的至少一个。
[0057]本发明的其它方式是一种采样保持电路，其特征在于，具备:第一放大器(例如图2的MDAC-AMP 11);以及放大部(例如图2的增益AMP 12)，其输入端能够与上述第一放大器的输入端相连接。
[0058]可以是，上述放大部为非离散型增益放大器。
[0059]可以是，上述放大部为无输出电容的增益放大器。
[0060]可以是，上述放大部能够改变增益。
[0061]可以是，上述放大部的输出端能够与下一级的采样保持电路所包含的采样电容器(例如图2的采样电容器Csl+l)相连接。
[0062]本发明的其它方式是一种A/D转换器(例如图1的流水线型A/D转换器1)，其特征在于，使用上述方式中的任一方式所记载的采样保持电路构成。
[0063]本发明的其它方式是一种采样保持电路的校准方法，其特征在于，对随机变量(例如图5的PN)与规定电压(例如图5的Vcal)进行乘法运算，对通过上述乘法运算得到的乘法运算信号与输入信号(例如图5的Vin)进行加法运算，将通过上述加法运算得到的模拟信号(例如图5的Vin(ADC))输入到采样保持电路(例如图5的流水线型A/D转换器I所包含的MDAC 110)，通过上述采样保持电路对通过上述加法运算得到的模拟信号进行模拟数字转换，从由上述采样保持电路输出的数字信号(例如图5的Vout (ADC))中减去相当于上述乘法运算信号的数字信号，对进行相减所得到的结果与上述随机变量进行乘法运算，将乘法运算结果设为错误信号(例如图5的Verr)，调整上述采样保持电路所包含的增益放大器(例如图2的增益AMP 12)的增益以使该错误信号减小。
[0064]可以是，在上述增益放大器的增益的调整中，对上述错误信号进行累加，在进行上述累加所得到的值为负值时输出减小上述增益放大器的增益的指令信号，在进行上述累加所得到的值为正值时输出增大上述增益的指令信号，根据上述指令信号调整上述增益。
[0065]可以是，上述随机变量包括I或者-1。
[0066]可以是，上述规定电压是根据上述采样保持电路所需的输入振幅和/或校准所花的时间而设定的。
[0067]本发明的其它方式是一种采样保持电路的校准方法，其特征在于，采样保持电路具有阈值，对用随机变量使上述阈值变动后的上述采样保持电路输入模拟信号，通过上述采样保持电路对上述模拟信号进行模拟数字转换，对从上述采样保持电路输出的数字信号乘以上述随机变量，将乘法运算结果设为错误信号，调整上述采样保持电路所包含的增益放大器的增益以使上述错误信号减小。
[0068]本发明的其它方式是一种采样保持电路的校准方法，其特征在于，具备以下步骤:对随机变量与规定电压进行乘法运算；对通过上述乘法运算得到的乘法运算信号与输入信号进行加法运算；将通过上述加法运算得到的模拟信号输入到采样保持电路；通过上述采样保持电路对通过上述加法运算得到的模拟信号进行模拟数字转换；从由上述采样保持电路输出的数字信号中减去相当于上述乘法运算信号的数字信号；对进行相减所得到的结果与上述随机变量进行乘法运算，将乘法运算结果设为错误信号；以及调整步骤，调整上述采样保持电路所包含的增益放大器的增益以使该错误信号减小。
[0069]可以是，上述调整步骤具备以下步骤:对上述错误信号进行累加；在进行上述累加所得到的值为负值时输出减小上述增益放大器的增益的指令信号，在进行上述累加所得到的值为正值时输出增大上述增益的指令信号；以及根据上述指令信号调整上述增益。
[0070]可以是，上述随机变量包括I或者-1。
[0071]可以是，上述规定电压是根据上述采样保持电路所需的输入振幅和/或校准所花的时间而设定的。
[0072]本发明的其它方式是一种采样保持电路的校准方法，其特征在于，具备以下步骤:采样保持电路具有阈值，对用随机变量使上述阈值变动后的采样保持电路输入模拟信号；通过上述采样保持电路对上述模拟信号进行模拟数字转换；对从上述采样保持电路输出的数字信号乘以上述随机变量，将乘法运算结果设为错误信号；以及调整上述采样保持电路所包含的增益放大器的增益以使上述错误信号减小。
[0073]本发明的其它方式是一种电路，其特征在于，具备:主路径；以及子路径，其输入端能够与上述主路径的输入端相连接，紧接在上述主路径之后对由上述主路径引起的错误进行校正。在此所指的紧接在主路径之后进行校正是指在将主路径的输出传送给下一个电路的部分校正由该主路径引起的错误。
[0074]发明的效果
[0075]根据本发明的一个方式，即使在第一放大器的增益特性低的情况下，也能够更高精度地进行模拟数字转换，并且不新追加电容就能够实现，因此能够抑制噪声的增加。
[0076]另外，能够通过较简单的结构来实现增益放大器，因此能够减少消耗电力，并且能够将第一放大器的增益特性抑制得低、即能够将第一放大器也设为简单的结构，因此能够减小电源电压，能够抑制相应的消耗电力。
【附图说明】
[0077]图1是表示本发明的应用了采样保持电路的流水线型A/D转换器的一例的概要结构图。
[0078]图2是表示使用了 SPM的乘法型DA转换器的一例的概念图。
[0079]图3是表示本发明中的增益AMP的一例的概念图。
[0080]图4是表示本发明中的增益AMP的其它例的概念图。
[0081]图5是表示进行图2的乘法型DA转换器所包含的增益AMP的调整的电路的一例的概要结构图。
[0082]图6是表示本发明的增益AMP的其它例的概念图。
[0083]图7是表示流水线型A/D转换器的一例的概要结构图。
[0084]图8是表示乘法型DA转换器的一例的概要结构图。
[0085]图9是图8的乘法型DA转换器的具体电路的一例。
【具体实施方式】
[0086]以下，说明本发明的实施方式。
[0087]图1是表示流水线型A/D转换器(以下称为A/D转换器)I的一例的概念图。在本实施方式中，将本申请的发明中的采样保持电路应用于构成该流水线型A/D转换器I的乘法型DA转换器(以下称为MDAC) 110。
[0088]A/D转换器I与图7示出的流水线型A/D转换器10相比，不同点在于代替MDAC105而具备MDAC 110。此外，对具有与图7示出的流水线型A/D转换器10相同功能的结构要素附加相同的附图标记，省略其说明。
[0089]MDAC 110为使用了 SPM的MDAC。图2示出使用了该SPM的MDAC 110的概念图。
[0090]如图2所示，使用了 SPM的MDAC 110的特征点在于，对图8示出的通常的MDAC 105使用用于监视被称为相加点(Summing Point)的MDAC-AMP 11的输入端的电压Va的增益放大器、即增益AMP 12。
[0091]对于该增益AMP 12，在采样阶段，输入输出端短路到接地电平，在保持阶段，输入端与相加点(Summing Point)相连接，输出端与构成下一级的单位块Stagel+l的MDAC 110的采样电容器Csl+l相连接。也就是说，通过交替地重复采样阶段(图2的(a))和保持阶段(图2的(b))，将由增益AMP 12对相加点的电压Va进行放大所得到的信号、即(I/fr ) XVa蓄积到下一级的采样电容器Csl+l中。此外，(1/f )为增益AMP 12的增益。
[0092]该图2示出的使用了 SPM的MDAC 110中的MDAC-AMP 11的输出Vout (MDAC)与不具有增益AMP 12的图8示出的MDAC 105中的MDAC-AMP 11的输出Vout相同，因此能够用上述式⑶至以下式(6)表示。
[0093]Vout (MDAC)
[0094]= (Csl/Cf) X {l/(l+l/(aOXf))} XVin
[0095]......(6)
[0096]另一方面，当将增益AMP 12的增益设为Ι/f时，能够用以下式(7)表示该增益AMP 12 的输出 Vout(SPM)。
[0097]Vout (SPM)
[0098]= (l/f1 ) XVa
[0099]=-l/(aOXf, ) XVout(MDAC)......(7)
[0100]在图2示出的使用了 SPM的MADC 110中，MDAC-AMP 11的输出Vout(MDAC)与增益AMP 12的输出Vout(SPM)之差成为该单位块StageI的总输出，因此能够用以下式(8)表示单位块StageI的输出Vout。
[0101]Vout
[0102]= Vout (MDAC) -Vout (SPM)
[0103]= Vout (MDAC) +1/ (aO X f' ) X Vout (MDAC)
[0104]= (Csl/Cf) X {1/(1+1/(aO Xf))}
[0105]X U+l/feOXf' )} XVin
[0106]......(8)
[0107]在此，在“P ”与“f”相等时，能够将式(8)表示为以下式(9)。
[0108]Vout = (Csl/Cf) XVin......(9)
[0109]根据式(9)可知，使用了 SPM的MADC 110中的