的外周部分52中，而不设置在中央部分54中。外周部分52是位于谐振区50内的一部分，包括谐振区50的外周并且沿着外周延伸。外周部分52例如具有带状或环状。中央部分54是谐振区50内的一部分并且包括谐振区50的中心。该中心可以是几何中心或靠近其的位置。除了外周部分52以外，插入膜28环设置在环绕谐振区50的部分56中。插入膜28从外周部分52起连续设置至谐振区50的外侧。
[0034]基板10不限于Si基板而可以是石英基板、玻璃基板、陶瓷基板、GaAs基板等。下电极12和上电极16中的每个都可以是由钛(Ti)、铜(Cu)、钼(Mo)、钨(W)、钽(Ta)、铂(Pt)、铑(Rh)或铱(Ir)制成的单一金属层，或其多层膜。例如，上电极16的下层16a是Ru膜，而上层16b是Mo膜。压电膜14可以由氧化锌(ZnO)、锆钛酸铅(PZT)，或钽算铅(PbTi03)而不是由氮化铝制成。压电膜14可以包括作为主要成分的氮化铝和其它元素，以改进谐振特性和压电性。例如，将钪(SC)用作添加元素，使得可以改进压电膜14的压电效应，并因此改进压电薄膜谐振器的有效机电耦合系数。
[0035]插入膜28可以优选地由具有小于压电膜14的杨氏模量的杨氏模量的物质制成，并且可以是Al、Au、Cu、T1、Pt、Ta、Cr或Si02。使用插入膜28提高Q值。当插入膜28是金属膜时，改进了机电耦合系数，如稍后详细描述的。
[0036]频率调节膜24不限于氧化硅膜，而可以是氮化硅膜或氮化铝膜。质量负荷膜20不限于Ti，而可以是由Ru、Cr、Al、Cu、Mo、W、Ta、Pt、Rh或Ir制成的单一金属层或其多层膜。质量负荷膜20可以是诸如金属氮化物(如氮化硅)或氧化硅或金属氧化物的绝缘膜。质量负荷膜20可以形成在下电极12之下、下电极12的层之间、上电极16上、下电极12与压电膜14之间，或者压电膜14与上电极16之间。质量负荷膜20需要包括谐振区50并且可以大于谐振区50。
[0037]图2A到图2E和图3A到图3D是例示用于根据第一实施方式制造串联谐振器的方法的截面图。如图2A所描绘的，在基板10的平坦主表面上形成用于形成气隙的牺牲层38。例如，该牺牲层38厚度为1nm至lOOnm，并且由容易在蚀刻液体或蚀刻气体中溶解的物质制成，如氧化镁(MgO)、ZnO, Ge或Si02。接下来，通过光刻技术和蚀刻技术将牺牲层38构图成希望形状。牺牲层38的形状对应于气隙30的平面形状，并且例如包括要最终成为谐振区50的区域。接着，在牺牲层38和基板10上形成下电极12的下层a和上层12b。牺牲层38和下电极12例如可以通过溅射、气相淀积或CVD(化学气相淀积)来形成。接着，通过光刻技术和蚀刻技术将下电极12构图成希望形状。下电极12可以通过剥离(liftoff)来形成。
[0038]如图2B所例示，在下电极12和基板10上形成压电膜14a。压电膜14a例如可以通过溅射、气相淀积或CVD来形成。如图2C所例示，执行表面处理70，以在下压电膜14a的上表面上形成指定的较大粗糙度。表面处理70例如通过将Ar (氩)等离子体投射到下压电膜14a的上表面上来执行。除了 Ar以外，还可以使用惰性气体He(氦)或Xe(氙)。当通过溅射形成时插入膜28,Ar等离子体投射处理可以在溅射装置中执行。下压电膜14a的表面处理70可以通过利用诸如化学蚀刻的化学反应来执行。上述处理增大下压电膜14a的上表面60上的粗糙度。
[0039]如图2D所例示，例如通过溅射、气相淀积或CVD等在下压电膜14a上生长插入膜28。通过光刻技术和蚀刻技术将插入膜28构图成希望形状。插入膜28可以通过剥离来形成。因为下压电膜14a的上表面60具有较大粗糙度，所以改进了插入膜28与下压电膜14a之间的附着。由此可以抑制插入膜28的分离。下压电膜14a的上表面62具有反映上表面60上的粗糙度的较大粗糙度。
[0040]如图2E所例示，执行表面处理72，以减小下压电膜14a的上表面上的粗糙度和插入膜28的上表面上的粗糙度。表面处理72按和图2C所例示的相同的方式来执行。例如，将Ar等离子体投射到下压电膜14a的上表面60和插入膜28的上表面62上。在该等离子体投射处理中，通过增加用于生成等离子体投射的功率并且减少处理时间来增加粗糙度，并且通过降低功率并且增加处理时间来降低粗糙度。下压电膜14a的、其中形成了插入膜28的区域中的上表面60上的粗糙度小于下压电膜14a的、其中不形成插入膜28的另一区域中的另一上表面的粗糙度。而且，下压电膜14a的、其中形成了插入膜28的区域中的上表面60上的粗糙度小于插入膜28的上表面63的粗糙度。
[0041]如图3A所例示，例如通过溅射、气相淀积或CVD等在下压电膜14a和插入膜28上生长上压电膜14b。例如。上压电膜14b的上表面64具有较小粗糙度，其反映下压电膜14a的上表面61上的粗糙度和插入膜28的上表面63上的粗糙度。下压电膜14a和上压电膜14b形成压电膜14。
[0042]如图3B所例示，执行表面处理74，以便增加上压电膜14b的上表面上的粗糙度。表面处理74按和图2C所例示相同的方式来执行。例如，将等离子体投射到上压电膜14b的上表面上。该处理使上压电膜14b的上表面65上的粗糙度大于下压电膜14a的、其中形成插入膜28的区域中的上表面61上的粗糙度和插入膜28的上表面上的粗糙度。
[0043]如图3C所例示，通过光刻技术和蚀刻技术将上电极16在压电膜14上构图成希望形状。上电极16可以通过剥离(liftoff)来形成。
[0044]在图1的部分(d)中描绘的并联谐振器中，在形成下层16a之后，例如可以通过溅射、气相淀积或CVD来生长质量负荷膜20。接着，通过光刻技术和蚀刻技术将质量负荷膜20构图成希望形状。接着，形成上电极16b。
[0045]例如可以通过溅射或CVD来形成频率调节膜24。接着，通过光刻技术和蚀刻技术将频率调节膜24构图成希望形状。
[0046]如图3D所例示，经由孔35和引入路径33将蚀刻液体引入至下电极12下面的牺牲层38 (参见图1的部分(a))。由此，去除牺牲层38。用于牺牲层38的蚀刻液体优选为不蚀刻谐振器的除了牺牲层38以外的任何其结构性部件的介质。特别地讲，优选的是，该蚀刻介质不蚀刻露出至蚀刻介质的下电极12。用于形成多层膜的处理条件被恰当地选择，以使压缩应力被施加在包括下电极12、压电膜14以及上电极16的多层膜上。例如，在溅射中，恰当地选择偏置或排气压力。在去除牺牲层38之后，多层膜隆起以离开基板10。通过上述处理，在基板10与下电极12之间形成具有圆顶形隆起的气隙30。通过上述处理，制造了图1的部分(a)和(C)中所示串联谐振器S和图1的部分(a)和部分(d)中所示并联谐振器P。
[0047]为了确认第一实施方式的效果，本发明人解释了下压电膜14a的上表面的粗糙度与上压电膜14b的结晶性之间的关系。
[0048]样本A和B生成如下。
[0049](I)通过派射形成具有厚度550nm的AlM膜作为下压电膜14a。
[0050](2)通过Ar等离子体投射执行用于增大下压电膜14a的上表面上的粗糙度的表面处理70。
[0051](3)通过派射Ar形成具有厚度150nm的氧化娃作为插入膜28。
[0052](4)通过Ar等离子体投射执行用于降低下压电膜14a的上表面上的粗糙度的表面处理72。
[0053](5)通过派射Ar形成具有厚度550nm的AlM膜作为下压电膜14a上的上压电膜14b ο
[0054]用于表面处理70和72的条件如下。
[0055]表面处理70
[0056]气体:Ar
[0057]RF 功率:500W
[0058]Ar等离子体投射时间:I分钟
[0059]表面处理72
[0060]气体:Ar
[0061]RF 功率:150W
[0062]Ar等尚子体投射时间:10分钟
[0063]样本A不经受表面处理72，而样本B经受表面处理72。由此，样本B的下压电膜14a的上表面上的粗糙度小于样本A的上表面上的粗糙度。
[0064]对样本A和B的上压电膜14b执行X射线衍射估计。图4A是与2 Θ相关联的X射线强度。虚线和实线分别是样本A和B的摇摆曲线，而峰值是(002)平面的信号。如图4中描绘，样本B具有比样本A更大的信号强度，并且在最大值一半处具有比样本A小的半宽度。样本A和B的摇摆曲线的最大值一半处的半宽度分别为1.22°和0.99°。这示出了样本B的上压电膜14b具有比样本A更高的结晶性。
[0065]图5A、