出电压为负时使所述第 二电路提供所述偏差到所述差分放大器的第一反馈路径，其中所述差分放大器的第一反馈 路径在差分放大器的第一输出端和差分放大器的反相输入端之间； 其中所述控制逻辑电路还被配置为当所述差分放大器的差模输出电压为正时使所述 第二电路提供所述偏差到所述差分放大器的第二反馈路径，其中所述差分放大器的第二反 馈路径在差分放大器的第二输出端和差分放大器的非反相输入端之间。
9. 如权利要求8所述的装置，其中： 所述第二电路被配置为通过N对二进制加权晶体管镜像并缩放所述偏差， 当标记值是第一状态时所述控制逻辑电路还被配置以执行第一操作，其中所述第一操 作，当所述差分放大器的差模输出电压为负值时在所述第二电路中的所述第N对镜像和缩 放所述偏差，并且当所述差模输出电压为正值时在所述第二电路中的所述第N对不镜像和 缩放所述偏差， 对于所述第二电路中所述N对二进制加权晶体管中的每对所述控制逻辑电路还被配 置以重复第一操作； 当所述标记值是第二状态时所述控制逻辑电路还被配置以执行第二操作，其中所述第 二操作，当所述差分放大器的差模输出电压为正值时在所述第二电路中的所述第N对镜像 和缩放所述偏差，并且当所述差分放大器的所述差模输出电压为负值时在所述第二电路中 的所述第N对不镜像和缩放所述偏差， 对于所述第二电路中所述N对二进制加权晶体管中的每对所述控制逻辑电路还被配 置以重复第二操作； 其中当所述标记值是第一状态时所述第二电路提供所述可缩放的偏差到所述第一反 馈路径并且当所述标记值是第二状态时所述控制逻辑电路提供所述可缩放的偏差到所述 第二反馈路径。
10. -种改善差分放大器共模抑制比的电子方式实现的方法，包括： 使用至少部分基于作为输入到所述差分放大器的差分信号的共模电压的第一电路而 广生偏差； 使用第二电路缩放偏差以产生可缩放的所述偏差； 选择性地提供所述可缩放的偏差到所述差分放大器的第一反馈路径或第二反馈路径 的第一节点或第二节点以改善所述差分放大器的所述共模抑制比。
11. 如权利要求10所述的方法，其中所述差分放大器的第一反馈路径包括串联布置在 所述差分放大器的第一输出端和所述差分放大器的第一输入端之间的第一电阻器和第二 电阻器，并且所述差分放大器的第二反馈路径包括串联布置在所述差分放大器的第二输出 端和所述差分放大器的第二输入端之间的第三电阻器和第四电阻器。
12. 如权利要求11所述的方法，还包括提供所述偏差到所述第一电阻器和第二电阻器 之间的节点或到所述第三电阻器和第四电阻器之间的节点。
13. 如权利要求10所述的方法，还包括使用负反馈环路产生所述的偏差。
14. 如权利要求10所述的方法，还包括使用控制逻辑电路使所述第二电路使用逐次逼 近来缩放所述偏差。
15. 如权利要求10所述的方法，其中所述第二电路被配置以使用多个二进制加权晶体 管缩放所述偏差。
16. 如权利要求11所述的方法，其中所述第一电阻器比第二电阻器电阻大，并且第三 电阻器比第四电阻器电阻大。
17. 如权利要求10所述的方法，还包括： 使用控制逻辑电路来确定所述差分放大器的差模输出电压为正或为负； 当所述差分放大器的差模输出电压为负时使所述第二电路提供所述偏差到所述差分 放大器的第一反馈路径，其中所述差分放大器的第一反馈路径在差分放大器的第一输出端 和差分放大器的反相输入端之间； 当所述差分放大器的差模输出电压为正时使所述第二电路提供所述偏差到所述差分 放大器的第二反馈路径，其中所述差分放大器的第二反馈路径在差分放大器的第二输出端 和差分放大器的非反相输入端之间。
18. 如权利要求17所述的方法，还包括： 通过N对二进制加权晶体管在所述第二电路镜像并缩放所述偏差， 当标记值是第一状态时所述控制逻辑电路执行第一操作，其中所述第一操作，当所述 差分放大器的差模输出电压为负值时在所述第二电路中的所述第N对镜像和缩放偏差，并 且当所述差模输出电压为正值时在所述第二电路中的所述第N对不镜像和缩放偏差， 对于所述第二电路中所述N对二进制加权晶体管中的每对所述控制逻辑电路重复第 一操作； 当所述标记值是第二状态时所述控制逻辑电路执行第二操作，其中所述第二操作，当 所述差分放大器的差模输出电压为正值时在所述第二电路中的所述第N对镜像和缩放所 述偏差，并且当所述差分放大器的所述差模输出电压为负值时在所述第二电路中的所述第 N对不镜像和缩放所述偏差， 对于所述第二电路中所述N对二进制加权晶体管中的每对所述控制逻辑电路重复第 二操作； 其中当所述标记值是第一状态时所述第二电路提供所述可缩放的偏差到所述第一反 馈路径并且当所述标记值是第二状态时所述控制逻辑电路提供所述可缩放的偏差到所述 第二反馈路径。
19. 一种用于改善差分放大器的共模抑制比的装置，所述装置包括： 用于至少部分基于作为输入到所述差分放大器的差分信号的共模电压而产生偏差的 机构； 用于缩放所述偏差以产生可缩放偏差的机构；和 用于选择性地提供所述可缩放的偏差到所述差分放大器的第一反馈路径或第二反馈 路径的第一节点或第二节点以改善所述差分放大器的所述共模抑制比的机构。
【专利摘要】本发明涉及改善共模抑制比的装置和方法。在某些应用中，具有无限共模抑制比的差分放大器是理想的。然而，由于在制造中缺陷电阻的不匹配造成在差分放大器中有限共模抑制比、降低了它们的性能。本发明公开了用于改善实际差分放大器共模抑制比的装置和方法。
【IPC分类】H03F3-45
【公开号】CN104852697
【申请号】CN201510083323
【发明人】倪金华, 李丹
【申请人】亚德诺半导体集团
【公开日】2015年8月19日
【申请日】2015年2月16日
【公告号】DE102015101837A1, US20150236662