平，将原信号恢复出来。
[0060]为了更好的解释图1所示的数字信号隔离器功能结构的实现原理，接下来借助图2所示的数字信号隔离器各关键节点的信号波形予以说明。
[0061]图2中，逻辑输入信号波形经过滤波单元后，分为两路分别输入上升沿编码单元和下降沿编码单元，编码输出信号的波形如图2(A)和(B)所示，这里设定图2(B)所示信号的宽度为图2(A)所示信号宽度的两倍关系，之后通过信号合成单元合成为一路脉冲信号，如图2(C)所示；图2(0所示的脉冲信号通过微变压器的电磁感应，从其初级线圈耦合到次级线圈的输出端，输出信号，如图2(D)所示，从图2中可以清楚的看到脉冲信号经过微变压器之后的变化，虽然脉冲信号的细节会有所改变，但是脉冲信号的宽度信息即脉宽比例关系依然保留了下来；之后脉冲信号经过整形滤波单元恢复成逻辑电平信号波形，如图2(E)所示；最后通过解码单元，通过检测信号脉冲的宽度恢复出原信号波形。
[0062]图3-1为根据本发明一实施例的上升沿编码单元的结构示意图，如图3-1所示，所述上升沿编码单元包括第一延时单元和第一运算单元，其中，所述第一延时单元的延时时间为Tl，用于对输入信号进行延时处理，得到第一延时信号；所述第一运算单元用于将所述第一延时信号与所述输入信号进行与逻辑运算，实现将输入信号的上升沿编码为脉冲宽度为Tl的高脉冲。
[0063]图3-2为根据本发明一实施例的下降沿编码单元的结构示意图，如图3-2所示，所述下降沿编码单元包括第二延时单元和第二运算单元，其中，所述第二延时单元的延时时间为T2，用于对输入信号进行延时处理，得到第二延时信号；所述第二运算单元用于将所述第二延时信号与所述输入信号进行或非逻辑运算，实现将输入信号的下降沿编码为脉冲宽度为T2的高脉冲。
[0064]图4是根据本发明一实施例的解码单元的结构示意图，如图4所示，所述解码单元包括单稳态电路和D触发器，其中:
[0065]所述单稳态电路将输入信号上升沿转化成一固定长度T的高脉冲信号输出，其中，固定长度T介于Tl与T2之间；
[0066]所述D触发器数据端连接编码信号，时钟端连接所述单稳态电路的输出，实现所述单稳态电路输出信号对输入编码信号的采样。
[0067]在本发明一实施例中，所述D触发器为下降沿触发器。
[0068]图5是根据本发明一实施例的解码单元各关键节点的信号波形示意图，如图5所示，图5(A)所示为输入的原信号，编码后的信号如图5(B)所示，编码后的信号首先进入单稳态电路，每当单稳态电路检测到输入信号上升沿时就会产生一个固定脉宽为T的高脉冲信号，如图5(C)所示，此脉冲信号的脉宽是解码单元能否实现正常功能的关键，它需要介于两种编码脉宽Tl和T2之间。之后，编码后的信号接入到D触发器的数据端，单稳态电路的输出脉冲信号接入到D触发器的时钟端，利用其下降沿对编码后的信号进行采样，那么D触发器的输出信号取反后(如图5(D)所示)便可获得原信号波形，如图5(E)所示，至此完成解码。
[0069]根据本发明的另一方面，还提出一种脉冲宽度编解码方法，所述脉冲宽度编解码方法对输入信号的上升沿和下降沿分别用不同宽度的脉冲来编码，并在解码端对脉宽特性加以区分，从而恢复原信号。所述脉冲宽度编解码方法包括以下步骤:
[0070]步骤I，对于输入信号进行滤波处理；
[0071]步骤2，对于经过滤波的信号进行编码；
[0072]所述步骤2进一步包括以下步骤:
[0073]步骤21，对于滤波后信号的上升沿使用具有第一宽度的脉冲进行编码，得到具有第一宽度的脉冲信号；
[0074]步骤22，对于滤波后信号的下降沿使用具有第二宽度的脉冲进行编码，得到具有第二宽度的脉冲信号；
[0075]步骤23，将不同宽度的脉冲信号合成为一路信号。
[0076]步骤3，利用微变压器对于编码后的信号进行耦合；
[0077]步骤4，对于经过微变压器处理的信号进行整形和滤波处理；
[0078]步骤5，对于整形和滤波处理后的信号进行解码。
[0079]本发明的“编码”和“解码”的描述方式仅为便于结合附图区分说明，并非特定限制。说明书已经充分说明本发明的原理和必要技术内容，普通技术人员能够依据说明书实施本发明，故不再赘述更加具体的技术细节。
[0080]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种基于微变压器的数字信号隔离器，其特征在于，该数字信号隔离器包括:滤波单元、编码单元、微变压器、整形和滤波单元以及解码单元，其中: 所述滤波单元用于对于输入信号进行滤波处理； 所述编码单元与所述滤波单元连接，用于对于经过滤波的信号进行编码，其中，所述编码单元包括上升沿编码单元、下降沿编码单元和信号合成单元； 所述微变压器与所述编码单元连接，用于对于编码后的信号进行耦合； 所述整形和滤波单元与所述微变压器连接，用于对于经过微变压器处理的信号进行整形和滤波处理； 所述解码单元与所述整形和滤波单元连接，用于对于整形和滤波处理后的信号进行解码。2.根据权利要求1所述的系统，其特征在于，所述上升沿编码单元用于对于滤波后信号的上升沿使用具有第一宽度的脉冲进行编码，得到具有第一宽度的脉冲信号； 所述下降沿编码单元用于对于滤波后信号的下降沿使用具有第二宽度的脉冲进行编码，得到具有第二宽度的脉冲信号； 所述信号合成单元用于将不同宽度的脉冲信号合成为一路信号。3.根据权利要求2所述的系统，其特征在于，所述第一宽度不同于第二宽度。4.根据权利要求2所述的系统，其特征在于，所述信号合成单元为或门逻辑运算部件。5.根据权利要求1所述的系统，其特征在于，所述上升沿编码单元包括第一延时单元和第一运算单元，其中: 所述第一延时单元的延时时间为Tl，用于对输入信号进行延时处理，得到第一延时信号; 所述第一运算单元用于将所述第一延时信号与所述输入信号进行与逻辑运算，将输入信号的上升沿编码为脉冲宽度为Tl的高脉冲。6.根据权利要求1所述的系统，其特征在于，所述下降沿编码单元包括第二延时单元和第二运算单元，其中: 所述第二延时单元的延时时间为T2，用于对输入信号进行延时处理，得到第二延时信号; 所述第二运算单元用于将所述第二延时信号与所述输入信号进行或非逻辑运算，将输入信号的下降沿编码为脉冲宽度为T2的高脉冲。7.根据权利要求6所述的系统，其特征在于，所述解码单元包括单稳态电路和D触发器，其中: 所述单稳态电路用于将输入信号上升沿转化成一固定长度T的高脉冲信号输出，其中，固定长度T介于Tl与T2之间； 所述D触发器的数据端连接编码信号，时钟端连接所述单稳态电路的输出，以利用所述单稳态电路输出信号对输入编码信号进行采样。8.根据权利要求7所述的系统，其特征在于，所述D触发器为下降沿触发器。9.一种脉冲宽度编解码方法，其特征在于，该方法包括以下步骤: 步骤I，对于输入信号进行滤波处理； 步骤2，对于经过滤波的信号进行编码； 步骤3，利用微变压器对于编码后的信号进行耦合； 步骤4，对于经过微变压器处理的信号进行整形和滤波处理； 步骤5，对于整形和滤波处理后的信号进行解码。10.根据权利要求9所述的方法，其特征在于，所述步骤2进一步包括以下步骤: 步骤21，对于滤波后信号的上升沿使用具有第一宽度的脉冲进行编码，得到具有第一宽度的脉冲信号； 步骤22，对于滤波后信号的下降沿使用具有第二宽度的脉冲进行编码，得到具有第二宽度的脉冲信号； 步骤23，将不同宽度的脉冲信号合成为一路信号。
【专利摘要】本发明公开了一种基于微变压器的数字信号隔离器，该数字信号隔离器包括：滤波单元、编码单元、微变压器、整形和滤波单元以及解码单元，其中：滤波单元用于对于输入信号进行滤波处理；编码单元与滤波单元连接，用于对于经过滤波的信号进行编码，其中，编码单元包括上升沿编码单元、下降沿编码单元和信号合成单元；微变压器与编码单元连接，用于对于编码后的信号进行耦合；整形和滤波单元与微变压器连接，用于对于经过微变压器处理的信号进行整形和滤波处理；解码单元与整形和滤波单元连接，用于对于整形和滤波处理后的信号进行解码。本发明减少了芯片面积，响应速度快，工作频率高。
【IPC分类】H03K7/08, H03K19/00
【公开号】CN104935311
【申请号】CN201410663223
【发明人】张峰, 李金良
【申请人】中国科学院自动化研究所
【公开日】2015年9月23日
【申请日】2014年11月19日