信或与芯片组通信。
[0047]虽然特定实施例已说明于上，但是本领域技术人员将了解所述的实施例仅作为例子。因此，所述的半导体集成电路装置不应限制于所述的实施例。而是，当结合以上说明和附图时，所述的半导体集成电路装置应仅被限制于按照下述的权利要求。
[0048]通过以上说明可以看出，本申请提供了以下的技术方案。
[0049]技术方案1.一种占空比检测器，配置成响应于具有不同激活周期的第一控制信号和第二控制信号而控制上升时钟和下降时钟的检测激活周期。
[0050]技术方案2.如技术方案I所述的占空比检测器，其中所述第一控制信号和第二控制信号的激活时序被设定为在所述检测激活周期内允许上升时钟的数量和下降时钟的数量彼此相等。
[0051]技术方案3.如技术方案I所述的占空比检测器，其中所述第一控制信号基于所述上升时钟而被设定。
[0052]技术方案4.如技术方案I所述的占空比检测器，其中所述第二控制信号基于所述第一控制信号和所述下降时钟而被设定。
[0053]技术方案5.—种占空比检测器，包括:
[0054]上升时钟检测单元，配置成响应于第一控制信号而使能；
[0055]下降时钟检测单元，配置成响应于第二控制信号而使能，所述第二控制信号具有与所述第一控制信号不同的激活时序；以及
[0056]比较单元，配置成响应于比较使能信号而比较所述上升时钟检测单元的输出信号与所述下降时钟检测单元的输出信号，并输出占空比检测信号。
[0057]技术方案6.如技术方案5所述的占空比检测器，还包括:
[0058]第一使能单元，配置成产生所述第一控制信号，
[0059]其中所述第一使能单元配置成基于上升时钟而产生所述第一控制信号。
[0060]技术方案7.如技术方案6所述的占空比检测器，其中所述第一使能单元包括:
[0061]分频器，配置成接收所述上升时钟，并产生分频时钟；
[0062]延迟器，配置成接收所述分频时钟，并产生多个延迟时钟；以及
[0063]逻辑电路，配置成对所述延迟时钟的一部分执行逻辑操作，并产生所述第一控制信号。
[0064]技术方案8.如技术方案6所述的占空比检测器，还包括:
[0065]第二使能单元，配置成产生所述第二控制信号，
[0066]其中所述第二使能单元配置成基于所述第一控制信号和下降时钟而产生所述第二控制信号。
[0067]技术方案9.如技术方案8所述的占空比检测器，其中所述第二使能单元包括触发器，所述触发器配置成接收所述第一控制信号和所述下降时钟的反相信号，并输出所述第二控制信号。
[0068]技术方案10.如技术方案5所述的占空比检测器，其中所述上升时钟检测单元配置成根据检测目标上升时钟和所述第一控制信号而改变输出节点的电压。
[0069]技术方案11.如技术方案5所述的占空比检测器，其中所述下降时钟检测单元配置成响应于检测目标下降时钟和所述第二控制信号而改变输出节点的电压。
[0070]技术方案12.如技术方案5所述的占空比检测器，其中所述比较使能信号在所述第一控制信号和第二控制信号的激活周期之后被激活。
[0071]技术方案13.—种占空比检测器，配置成响应于第一控制信号和第二控制信号而控制上升时钟和下降时钟的检测激活周期，所述第一控制信号具有是上升时钟的数量的η倍大的激活周期，所述第二控制信号具有是下降时钟的数量的η倍大的激活周期，其中η为整数。
[0072]技术方案14.如技术方案13所述的占空比检测器，还包括:
[0073]第一使能单元，配置成产生所述第一控制信号，
[0074]其中所述第一使能单元包括:
[0075]分频器，配置成接收所述上升时钟，并产生分频时钟；
[0076]延迟器，配置成接收所述分频时钟，并产生多个延迟时钟；以及
[0077]逻辑电路，配置成对所述多个延迟时钟的一部分执行逻辑操作，并产生所述第一控制信号。
[0078]技术方案15.如技术方案14所述的占空比检测器，还包括:
[0079]第二使能单元，配置成产生所述第二控制信号，
[0080]其中所述第二使能单元接收所述第一控制信号和所述下降时钟的反相信号，并输出所述第二控制信号。
[0081]技术方案16.如技术方案13所述的占空比检测器，还包括:
[0082]上升时钟检测单元，配置成响应于检测目标上升时钟和所述第一控制信号而改变输出节点的电压。
[0083]技术方案17.如技术方案13所述的占空比检测器，还包括:
[0084]下降时钟检测单元，配置成响应于检测目标下降时钟和所述第二控制信号而改变输出节点的电压。
[0085]技术方案18.如技术方案13所述的占空比检测器，还包括:
[0086]比较单元，配置成响应于比较使能信号而比较所述上升时钟检测单元的输出信号与所述下降时钟检测单元的输出信号，并输出占空比检测信号。
[0087]技术方案19.如技术方案18所述的占空比检测器，其中所述比较使能信号在所述第一控制信号和第二控制信号的激活周期之后被激活。
【主权项】
1.一种占空比检测器，配置成响应于具有不同激活周期的第一控制信号和第二控制信号而控制上升时钟和下降时钟的检测激活周期。2.如权利要求1所述的占空比检测器，其中所述第一控制信号和第二控制信号的激活时序被设定为在所述检测激活周期内允许上升时钟的数量和下降时钟的数量彼此相等。3.如权利要求1所述的占空比检测器，其中所述第一控制信号基于所述上升时钟而被设定。4.如权利要求1所述的占空比检测器，其中所述第二控制信号基于所述第一控制信号和所述下降时钟而被设定。5.一种占空比检测器，包括: 上升时钟检测单元，配置成响应于第一控制信号而使能； 下降时钟检测单元，配置成响应于第二控制信号而使能，所述第二控制信号具有与所述第一控制信号不同的激活时序；以及 比较单元，配置成响应于比较使能信号而比较所述上升时钟检测单元的输出信号与所述下降时钟检测单元的输出信号，并输出占空比检测信号。6.如权利要求5所述的占空比检测器，还包括: 第一使能单元，配置成产生所述第一控制信号， 其中所述第一使能单元配置成基于上升时钟而产生所述第一控制信号。7.如权利要求6所述的占空比检测器，其中所述第一使能单元包括: 分频器，配置成接收所述上升时钟，并产生分频时钟； 延迟器，配置成接收所述分频时钟，并产生多个延迟时钟；以及 逻辑电路，配置成对所述延迟时钟的一部分执行逻辑操作，并产生所述第一控制信号。8.如权利要求6所述的占空比检测器，还包括: 第二使能单元，配置成产生所述第二控制信号， 其中所述第二使能单元配置成基于所述第一控制信号和下降时钟而产生所述第二控制信号。9.如权利要求8所述的占空比检测器，其中所述第二使能单元包括触发器，所述触发器配置成接收所述第一控制信号和所述下降时钟的反相信号，并输出所述第二控制信号。10.一种占空比检测器，配置成响应于第一控制信号和第二控制信号而控制上升时钟和下降时钟的检测激活周期，所述第一控制信号具有是上升时钟的数量的η倍大的激活周期，所述第二控制信号具有是下降时钟的数量的η倍大的激活周期，其中η为整数。
【专利摘要】一种占空比检测器可以包括响应于第一控制信号而被使能的上升时钟检测单元；响应于第二控制信号而被使能的下降时钟检测单元，该第二控制信号具有与该第一控制信号不同的激活时序；以及比较单元，配置成响应于比较使能信号而比较上升时钟检测单元的输出信号与下降时钟检测单元的输出信号，并输出占空比检测信号。
【IPC分类】H03K3/017
【公开号】CN105099402
【申请号】CN201510175626
【发明人】徐荣锡, 林多絪
【申请人】爱思开海力士有限公司
【公开日】2015年11月25日
【申请日】2015年4月14日
【公告号】US20150323579