二次混频rf-dac结构的制作方法
【技术领域】
[0001] 本发明设及一种电路，具体设及一种二次混频RF-DAC结构，属于数模混合集成电 路技术领域。
【背景技术】
[0002] 无线通信技术的快速发展，对多载波、多带宽、多标准的射频发射机提出了更高的 要求，需要在拥有大带宽的情况下实现较高的线性度。
[0003] 传统的射频发射机通常采用低中频或零中频架构，其结构如图1所示。利用数字 模拟转换器值AC)产生低中频信号，经过低通滤波器（LP巧进行滤波，然后利用混频器进行 混频，再利用带通滤波器度P巧选择混频后的射频信号，最后经过功放（PA)和天线将信号 发射出去。
[0004] 随着CMOS工艺制程的不断进步，数字模拟转换器的频率已经提升到5GS/S的水 准，但是信号输出的最高频率还是在奈奎斯特带内或者远低于奈奎斯特带宽。所W传统结 构的射频发射机需要将数字模拟转换器与混频器相结合。然而，二者的结合不利于发射机 的微细化和系统集成。 阳〇化]如果能够将数字模拟转换器与混频器集成在一个忍片中，那么不仅可W降低成 本，而且还可W减小面积和功耗，方便集成。
[0006]数字模拟转换器与混频器作为发射机信号链中的重要环节，二者的性能决定了发 射机性能的好坏。电流舱数字模拟转换器具有大的带宽，但是频率的提高会严重恶化它的 线性度，然而混频器可W产生高线性度的射频信号。 阳007] 鉴于W上原因，能够在GHz的输出信号频率下同时拥有大带宽和高线性度的RF-DAC结构将成为一种迫切的需求。
【发明内容】
[0008] 本发明的目的在于提供一种二次混频RF-DAC结构，该结构不仅方便集成，而且可 提高整体发射机的性能，保证发射机能够在GHz的输出信号频率下同时拥有大带宽和高线 性度。
[0009] 为了实现上述目标，本发明采用如下的技术方案：
[0010] 一种二次混频RF-DAC结构，其特征在于，包括：
[00川编码电路：采样时钟信号CLK和输入信号DATA通过编码电路产生控制信号Gl、控制信号G2、控制信号G3和控制信号G4,其中，控制信号Gl=DATA&化K、控制信号 G2=DATA泉因志、控制信号GB=DATA&CLK、控制信号G4=DATA&CLK；
[0012] 混频DAC电路：集成了DAC单元和混频单元，能够同时实现DAC功能和混频功能；
[0013] 前述混频DAC电路由四相开关单元、双平衡混频单元和尾电流源Is组成，其中，
[0014] 前述四相开关单元能够实现DAC的基本功能，其由MOS管MUMOS管M2、MOS管M3 和MOS管M4构成，四者的源端均连接到尾电流源Is的漏端，其中，MOS管Ml和MOS管M4 为一对差分开关，二者的漏端连接在一起，MOS管M2和MOS管M3为另一对差分开关，二者 的漏端也连接在一起，控制信号G1、控制信号G2、控制信号G3和控制信号G4分别对MOS管 Ml、MOS管M2、MOS管M3和MOS管M4四个差分开关进行控制；
[0015] 前述双平衡混频单元能够实现信号混频、在单元电路的输出节点实现组合并将电 流转换成电压，其由MOS管M5、MOS管M6、MOS管M7和MOS管M8构成，其中，MOS管M5和 MOS管M6的栅极接本振信号L0,MOS管M7和MOS管M8的栅极接相反的本振信号，MOS管M5和MOS管M8的源端连接在一起且同时与MOS管Ml和MOS管M4的漏端连接，MOS管 M6和MOS管M7的源端连接在一起且同时与MOS管M2和MOS管M3的漏端连接，MOS管M5 和MOS管M7的漏端连接在差分输出的一端，MOS管M6和MOS管M8的漏端连接在差分输出 的另一端；
[0016] 前述二次混频RF-DAC结构的输入信号为1位数字码，通过编码电路控制四相开关 单元翻转，实现电压信号到电流信号的转变，双平衡混频单元利用本振信号控制电流，在电 流域实现混频，最后在输出节点实现组合并将电流转化为电压。
[0017] 前述的二次混频RF-DAC结构，其特征在于，前述四相开关单元在每半个时钟周期 都有且仅有一对开关导通，且在一个时钟周期内输出不发生改变。
[0018] 本发明的有益之处在于：
[0019] (1)混频DAC电路由四相开关单元、双平衡混频单元和尾电流源Is组成，其中，四 相开关单元能够实现DAC的基本功能，双平衡混频单元能够实现信号混频、在单元电路的 输出节点实现组合并将电流转换成电压，所W混频DAC电路相当于集成了DAC单元和混频 器单元，因此，本发明的二次混频RF-DAC结构不仅可W降低成本，而且还可W减小面积和 功耗，更方便系统集成；
[0020] (2)本发明的二次混频RF-DAC结构融合了DAC和混频器的优势，可W在高频大带 宽的情况下实现较高的线性度，从而提高了射频发射机的整机性能。
【附图说明】
[0021] 图1是传统的射频发射机的信号链路图；
[0022] 图2是采用本发明的二次混频RF-DAC结构的射频发射机的信号链路图； 阳02引 图3是图2中的二次混频RF-DAC结构的电路图；
[0024] 图4是基带DAC模式的工作时序图；
[00巧]图5 (a)是一次混频模式的工作时序图；
[0026] 图5化）是一次混频模式的输入输出信号的频谱示意图；
[0027] 图6 (a)是二次混频模式的工作时序图；
[0028] 图6(b)是二次混频模式的输入输出信号的频谱示意图。
【具体实施方式】
[0029] W下结合附图和具体实施例对本发明作具体的介绍。
[0030] 首先，介绍本发明的二次混频RF-DAC结构的组成。
[0031] 参照图3,本发明的二次混频RF-DAC结构包括：编码电路和混频DAC电路两大部 分。 阳0巧一、编码电路 W33] 采样时钟信号CLK和输入信号DATA通过编码电路产生控制信号G1、控制 信号G2、控制信号G3和控制信号G4。其中，控制信号Gl=DATA&化K、控制信号 G2=DATA&瓦它、控制信号GB=DATA及CLK、控制信号04=DATA及扫友〇
[0034] 二、混频DAC电路
[0035] 该电路集成了DAC单元和混频单元，能够同时实现DAC功能和混频功能。
[0036] 下面详细介绍混频DAC电路的结构。
[0037] 混频DAC电路由四相开关单元、双平衡混频单元和尾电流源Is组成。
[0038] 1、四相开关单元
[0039] 四相开关单元能够实现DAC的基本功能，其由MOS管Ml、MOS管M2、MOS管M3和 MOS管M4构成。其中： W40] (I)MOS管Ml、MOS管M2、MOS管M3和MOS管M4四者的源端均连接到尾电流源Is的漏端；
[0041] (2)MOS管Ml和MOS管M4为一对差分开关，二者的漏端连接在一起；
[0042] (3)MOS管M2和MOS管M3为另一对差分开关，二者的漏端也连接在一起； 阳0创 （4)控制信号G1、控制信号G2、控制信号G3和控制信号G4分别对MOS管Ml、MOS 管M2、MOS管M3和MOS管M4四个差分开关进行控制。
[0044] 在每半个时钟周期都有且仅有一对开关导通，且在一个时钟周期内输出不发生改 变，即在每半个时钟周期都只有一对差分开关发生翻转，而另一对差分开关保持关闭。控制 信号G1、控制信号G2、控制信号G3和控制信号G4决定了输出电流是从之前的一端切换到 互补的另一端，还是仅仅流入了连接同一输出端的另一个开关。整体输出逻辑与传统的差 分开关完全相同。
[0045] 采用合适的译码使得开关在每个采样周期都发生翻转，那么运种翻转过程中产生 的噪声就会出现在更高的频带内，远离载波频带，从而减小了高频失真，改善了线性度。
[0046] 2、双平衡混频单元
[0047] 双平衡混频单元能够实现电流域的混频、在单元电路的输出节点实现组合并将电 流转换成电压，其由MOS管M5、MOS管M6、MOS管M7和MOS管M8构成。其中， W48] (1)MOS管M5和MOS管M6的栅极接本振信号10,MOS管M7和MOS管M8的栅极接 相反的本振信号石巧; W例 似MOS管M5和MOS管M8的源端连接在一起，并且同时与MOS管Ml和MOS管M4 的漏端连接；
[0050] (3)MOS管M6和MOS管M7的源端连接在一起，并且同时与MOS管M2和MOS管M3 的漏端连接； 阳化U(4)MOS管M5和MOS管M7的漏端连接在差分输出的一端，MOS管M6和MOS管M8 的漏端连接在差分输出的另一端。
[0052] 本发明的双平衡混频单元与常规的混频