一种减小频率源锁定时间的方法及电路的制作方法
【技术领域】
[0001]本发明涉及无线通信射频电路中的频率源，更具体地说，涉及一种减小频率源锁定时间的方法及电路。
【背景技术】
[0002]本方案中频率源由锁相环实现，锁相环(PLL:Phase-locked loops)是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”。
[0003]在众多的锁相环电路中，电荷栗锁相环以其易于集成、锁定速度快、捕捉范围宽等优点，成为广泛应用的一种结构。评判锁相环的关键性能指标之一为锁定时间。通常考虑减少锁定时间的结构改变方式有动态调整环路滤波器带宽，此外还有增加压控振荡器的线性范围、增加电荷栗初态电荷注入等方法。
[0004]随着无线通信技术的发展，对含有频率产生单元的多时隙收发无线通在TDMA(Time Divis1n Multiple Access，时分多址)系统中，对时隙的划分越来越精细，这要求频率源能有更快的锁定时间来满足稳定高效的数据传输需求。而当频率源带宽较宽时，不同频率下锁定时间一致性的控制显得尤为重要。多时隙收发信机每一帧有几个工作时隙，频率源都需要在工作时隙的前一时隙Tl结束前锁定，保证工作时隙T2开始时频率源稳定。
[0005]产品上电开机时，对频率源进行初始化配数，此时频率源即进入工作状态；后续每一个工作时隙开始时均对频率源进行一次配数，使其锁定在目标频率；环路滤波器一直为低阻状态，直到产品切断电源，频率源结束工作。
[0006]在工作时隙开始的前一时隙结束前对环路滤波器进行充电使其锁定在目标频率，工作时隙结束后即进入自由放电直至电荷完全释放；下一次工作时隙开始前环路滤波器仍从OV开始充电至目标频率锁定。该方法使得频率源锁定的时间较长。
【发明内容】
[0007]本发明要解决的技术问题在于，提供一种减小频率源锁定时间的方法及电路，用于减小频率源的锁定时间。
[0008]本发明所述的一种减小频率源锁定时间的方法，包括下述步骤:
[0009]第一工作时隙前，启动频率源，使所述频率源环路输出的信号频率锁定在目标频率;
[0010]第一工作时隙结束后，将所述频率源中的环路滤波器的输入端切换至高阻态，以减缓或停止所述环路滤波器释放电荷；
[0011]下一工作时隙开始前，所述电荷栗接通所述环路滤波器并给所述环路滤波器充电，直至所述频率源锁定。
[0012]优选地，所述将所述频率源中的环路滤波器的输入端切换至高阻态，为:通过关断所述环路滤波器与所述电荷栗之间的连接，将所述环路滤波器的输入端切换至高阻态。
[0013]优选地，所述环路滤波器的输出端负载为高阻态，以减缓或停止所述环路滤波器释放电荷。
[0014]优选地，将所述频率源中的环路滤波器的输入端切换至高阻态之后还包括下述步骤:
[0015]在下一工作时隙前，重新调谐与所述频率源连接的接收机/发射机工作到特定的信道。
[0016]优选地，调谐所述频率源锁定到特定频率所需时间与所述电荷栗响应开始至完成充电的时间相同。
[0017]本发明还提供一种减小频率源锁定时间的电路，包括环路滤波器、压控振荡器、电荷栗和处理器，所述电荷栗与所述环路滤波器连接，所述环路滤波器与所述压控振荡器连接，还包括鉴相器，
[0018]所述鉴相器与所述处理器和所述压控振荡器连接，用于接收输入的标准信号和所述压控振荡器输出的反馈信号，并检测所述标准信号和所述反馈信号的相位差值，并将检测到的相位差值转化为相位差信号输出至所述处理器；
[0019]所述处理器与所述电荷栗连接，用于所述电荷栗与所述环路滤波器的接通与关断，且根据所述鉴相器输出的相位差信号控制所述电荷栗调整输出至所述环路滤波器的电荷量，使得输入信号的频率等于输出信号的频率，频率源环路锁定；
[0020]优选地，在所述环路滤波器与所述电荷栗之间的连接关断时，所述环路滤波器的输入端则会切换至高阻态。
[0021]优选地，所述环路滤波器的输出端负载为高阻态，以减缓或停止所述环路滤波器释放电荷。
[0022]实施本发明的一种减小频率源锁定时间的方法及电路，具有以下有益效果:在频率源第一次启动时，将频率源输出的信号频率锁定在第一目标频率，工作时隙结束后，将环路滤波器的输入端切换至高阻态，从而避免了环路滤波器放电导致电荷的流失，在下一次工作时隙开始前，与环路滤波器连接的电荷栗给环路滤波器充电，由于在上一工作时隙结束后环路滤波器中还保留有电荷，故而电荷栗给环路滤波器充电至锁定目标频率所需要的时间会减小，所需的电荷量也减少，从而也降低了功耗。
【附图说明】
[0023]下面将结合附图及实施例对本发明作进一步说明，附图中:
[0024]图1是本发明减小频率源锁定时间的电路的结构示意图；
[0025]图2是本发明减小频率源锁定时间的方法流程示意图；
[0026]图3是本发明环路滤波器的输出端的电路图；
[0027]图4为本发明的锁相环芯片外接电路示意图；
[0028]图5a是本发明第一实施例中频率源锁定过程示意图；
[0029]图5b是本发明第二实施例中频率源锁定过程示意图；
[0030]图6a是本发明中采用现有技术进行高频率锁定的测试结果图；
[0031]图6b是本发明中采用现有技术进行低频率锁定的测试结果图；
[0032]图7a是本发明中第一实施例中进行高频率锁定的测试结果图；
[0033]图7b是本发明中第一实施例中进行低频率锁定的测试结果图；
[0034]图8a是本发明中第二实施例中进行高频率锁定的测试结果图；
[0035]图Sb是本发明中第二实施例中进行低频率锁定的测试结果图。
【具体实施方式】
[0036]如图1所示，在本发明的减小频率源锁定时间的电路第一实施例中，减小频率源锁定时间的电路包括环路滤波器1、压控振荡器2、鉴相器3、电荷栗4、处理器5。
[0037]鉴相器3与处理器5和压控振荡器2的输出连接，用于接收输入的标准信号和压控振荡器2的输出的反馈信号，并检测输入信号和输出信号的相位差值，并将检测到的相位差值转化为相位差信号输出至处理器5。这里，标准信号是指标准时钟信号。处理器5与电荷栗4连接，用于控制电荷栗4与环路滤波器I之间的接通与关断，且还用于根据鉴相器3输出的相位差信号控制电荷栗4调整至环路滤波器I的电荷量，当输入信号的频率高于压控振荡器2输出的反馈信号的频率时，控制电荷栗4增加输出至环路滤波器I的电荷量，以提高压控振荡器2输出的反馈信号的频率，使得输入的标准信号的频率等于输出的反馈信号的频率，输入的标准信号与输出的反馈信号的相位差维持在固定值，频率源环路锁定。
[0038]当输入的标准信号的频率小于输出的反馈信号的频率时，处理器5控制电荷栗4暂停给环路滤波器I输出电荷，此时环路滤波器短暂放电，以降低压控振荡器2输出的信号的频率，使得输入的标准信号的频率等于输出的反馈信号的频率，输入的标准信号与输出的反馈信号的相位差维持在固定值，频率源环路锁定。
[0039]进一步地，处理器5可以为寄存器，通过对该寄存器进行配置数据，控制该寄存器产生控制指令，控制电荷栗4与环路滤波器I之间的接通或者断开，这里，处理器5周期性的控制电荷栗4的接通与断开，在工作时隙前，接通环路滤波器I并为环路滤波器I充电，在工作时隙结束后断开，电荷栗4上与环路滤波器I连接的输出引脚切换至高阻态，使得环路滤波器I的释放电荷的速率大大减慢。在环路滤波器I与电荷栗4之间的连接关断时，环路滤波器I的输入端则会切换至高阻态。
[0040]环路滤波器I用于接收电荷栗4输出的电荷，进行滤波和电荷积累后形成对压控振荡器2的控制电压，对压控振荡器2输出信号的频率进行控制。其中，环路滤波器I的输出端为高阻态，以减缓或停止环路滤波器I在工作时隙结束后释放电荷，同时可循环使用环路滤波器I内储存的电荷。例如，如图3所示，环路滤波器I与压控振荡器2之间依次串联有电阻、电容，变容二极管的一端接在电容和电阻之间、另一端接地。其中变容二极管随着环路滤波器输出的电压的变化而体现出不一样的电容值，形成一个随电压变化的可变电容，串联的电容起到隔离直流的作用。
[0041]如图4所示，图4为锁相环芯片外接电路示意图，通过锁相环芯片的第3接口连接锁相环芯片内部电荷栗4的栗电流输出端也即电荷栗输出端，锁相环芯片的第6接口接入模拟电源，第O接口接入数字电源并接地。
[0042]如图2所示，在本发明的减小频率源锁定时间方法的第一实施例中，包括下述步骤:
[0043]S1.第一工作时隙前，通过内置程序控制频率源上电，以启动频率源，使频率源输出的信号频率锁定在目标频率。当然在另一实施例中，还可以通过人工来接通频率源，使频率源上电启动。
[0044]具体地，将输入的标准信号和采集压控振荡器2输出的反馈信号同时输入至鉴相器3，鉴相器3检测输出信号与输