使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法
【专利说明】使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法
[0001]相关申请的交叉引用
[0002]本申请主张以C.Zuo等人的名义于2013年5月31日提交的美国临时专利申请N0.61/829，714的权益，该临时专利申请的公开内容通过引用被整体明确纳入于此。
技术领域
[0003]本公开一般涉及集成电路(1C)。更具体地，本公开的一方面涉及使用穿板通孔(例如，穿玻通孔)技术的高通滤波器和低通滤波器的设计。
[0004]背景
[0005]低通滤波器和高通滤波器可以用于拒斥通信信号中的谐波。低通滤波器和高通滤波器也可以被用在组合多个分量载波以在无线通信中达成高数据传输率的载波聚集系统中。然而，在载波聚集应用中，低通滤波器和高通滤波器规定了非常低水平的插入损耗，这对于常规技术(例如，低温共烧陶瓷器件)而言是非常难以达成的。插入损耗是通常以分贝(dB)为单位衡量的，表达因将器件(例如，低通滤波器或高通滤波器)插入传输系统(例如，无线网络)中而结果造成的信号功率损失的度量。插入损耗越低，该器件在通过网络高效传播信号方面就越稳定和强大。
[0006]滤波器制造工艺可与标准半导体制造工艺(例如，用于制造压控电容器(变抗器)、开关阵列电容器、或其他类似电容器的工艺)兼容。在单个基板上制造滤波器的各组件会是有益的。由于工艺变量，在单个基板上制造也可以使得能够创造具有数个可调节参数的滤波器。
[0007]制造具有低插入损耗的高性能滤波器是有挑战性的。进一步，降低滤波器设计中各种组件之间的电磁耦合而同时减小滤波器的尺寸也是有挑战性的。达成低插入损耗而同时用高效且经济的方式制造的滤波器设计将会是有益的。
[0008]概述
[0009]在本公开的一方面，公开了滤波器。该滤波器包括具有穿板通孔的玻璃基板。该滤波器还包括由玻璃基板支承的电容器，其中电容器之一具有小于印刷分辨率的宽度和/或厚度。该滤波器还包括在该玻璃基板内的3D电感器。该3D电感器具有在该玻璃基板的第一表面上的耦合到这些穿板通孔的第一组迹线。该3D电感器还具有在该玻璃基板的第二表面上的耦合到这些穿板通孔的对向端的第二组迹线，该第二表面在第一表面的对向。这些穿板通孔和迹线作为3D电感器工作。该第一组迹线和第二组迹线也可以具有小于印刷分辨率的宽度和/或厚度。
[0010]另一方面公开了制造滤波器的方法。该方法包括在玻璃基板中形成穿玻通孔。该方法还包括在玻璃基板的第一表面上沉积第一组迹线。该方法还包括在玻璃基板的第二表面上沉积第二组迹线。该第一组迹线和第二组迹线可以具有小于印刷分辨率的宽度和/或厚度。该方法进一步包括将第一组迹线耦合到这些穿板通孔的第一侧以及将第二组迹线耦合到这些穿板通孔的第二侧以形成3D电感器。该方法还包括在玻璃基板上形成电容器。该电容器可以具有小于印刷分辨率的宽度和/或厚度。
[0011]在又一方面，公开了一种滤波器。该滤波器包括具有穿板通孔的玻璃基板。该滤波器器还包括由玻璃基板支承的用于存储电荷的装置。该电荷存储装置可以具有小于印刷分辨率的宽度和/或厚度。该滤波器还包括在该玻璃基板内的3D电感器。该3D电感器包括在玻璃基板的第一表面上的用于耦合的第一装置。该用于耦合的第一装置被耦合到这些穿板通孔。该3D电感器还包括在玻璃基板的与第一表面对向的第二表面上的用于耦合的第二装置。该用于耦合的第二装置被耦合到这些穿板通孔的对向端。这些穿板通孔、用于耦合的第一装置和用于耦合的第二装置作为该3D电感器来操作。而且，用于耦合的第一装置和用于耦合的第二装置可以具有小于印刷分辨率的宽度和/或厚度。
[0012]这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
[0013]附图简述
[0014]为了更全面地理解本公开，现在结合附图参阅以下描述。
[0015]图1是根据本公开的一方面的采用滤波器的双馈天线芯片组的示意图。
[0016]图2是根据本公开一方面的用半导体制造工艺和印刷工艺来制造的器件的侧视图。
[0017]图3A是根据本公开的一方面的滤波器设计的示意图。
[0018]图3B是根据本公开的一方面的滤波器设计的布局的顶视图。
[0019]图3C是根据本公开的一方面的滤波器设计的布局的三维视图。
[0020]图4A是根据本公开的一方面的滤波器设计的示意图。
[0021]图4B是根据本公开的一方面的滤波器设计的布局的顶视图。
[0022]图4C是根据本公开的一方面的滤波器设计的布局的三维视图。
[0023]图5是解说根据本公开的一方面的做出滤波器设计的方法的工艺流程图。
[0024]图6是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。
[0025]图7是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。
[0026]详细描述
[0027]以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免煙没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。
[0028]图1是根据本公开的一方面的采用滤波器的双馈天线芯片组100的示意图。双馈天线芯片组100包括低通滤波器140和高通滤波器150。双馈天线芯片组100可以用于载波聚集的目的，其中高频带频率和低频带频率二者在相同时间被用于无线通信。常规的低通滤波器和高通滤波器具有通常在0.3dB左右的高插入损耗。因为来自高通滤波器150和低通滤波器140的显著的信号功率损耗，这种程度的插入损耗对于载波聚集应用来说太高了。在本公开的一方面，双馈天线芯片组100的低通滤波器140和高通滤波器150可以被设计并且实现成达成小于0.2dB的低插入损耗。
[0029]代表性地，第一天线104被耦合到低通滤波器140的输入，并且第二天线108被耦合到高通滤波器150的输入。第一天线104和第二天线108传达由低通滤波器140和高通滤波器150处理过的信号。第一天线调谐器102被耦合到低通滤波器140的一个端口。第二天线调谐器106被耦合到高通滤波器150的一个端口。第一天线调谐器102和第二天线调谐器106是任选的，但是如果在场，那么它们就调节第一天线104或第二天线108的阻抗以便实现与该电路的其余部分的更好匹配。第一天线调谐器102和第二天线调谐器106还被耦合到一组开关110。该组开关110可以被用来选择用于无线通信的期望的工作频带。该组开关110还可以被划分成低频带频率部分112 (例如，IGHz)和高频带频率部分114 (例如，2GHz)。低频带频率部分112协调由低通滤波器140处理的具有低频带频率的信号。高频带频率部分114协调由高通滤波器150处理的高频带频率。
[0030]在常规的实现中，低通滤波器140和高通滤波器150的插入损耗会在0.3dB左右。该插入损耗对于载波聚集应用来说可能也是太高的，并且结果导致了过量的信号功率损耗和发热。在图1的双馈天线芯片组100配置中，低通滤波器140和高通滤波器150可以配置成具有较低的插入损耗，例如，如图3A-3C和4A-4C中所示。
[0031]图2是根据本公开一方面的用半导体制造工艺和印刷工艺制造的器件的侧视图200。第一器件202用本公开所使用的半导体制造工艺制造。第二器件210用印刷工艺制造。第一器件202包括直的、基本上平坦的边缘和表面。如图2的侧视图200中所示，第一器件202还包括器件厚度204、器件宽度206和器件间距208，其在多个第一器件202之间全都是均一的。因为第二器件210是不规则的，所以其并不具有均一的高度、宽度或间距。形状不规则的第二器件210没有基本平坦的边缘或表面。在一个配置中，第一器件202是使用在本公开的设计中的电容器/电感器。器件厚度204可以小于I μπι的印刷分辨率厚度。器件宽度206可以小于10 μπι的印刷分辨率宽度。器件间距208可以小于10 μπι的印刷分辨率间距。
[0032]图3Α是根据本公开的一方面的滤波器设计300的示意图。在一个配置中，滤波器设计300是用于低通滤波器的。滤波器设计300包括输入端口(IN)和输出端口(OUT)。第一电感器(L1)被親合到输入端口 IN。第一电容器(C1)的一端親合到第一电感器(L1)，并且另一端耦合到接地端子(GND)。第二电感器(L2)和第二电容器(C2)耦合在输入端口(IN)与输出端口(OUT)之间。第二电感器(L2)与第二电容器(C2)并联耦合。第一电感器(L1)还被耦合到第二电感器(L2)和第二电容器(C2) 二者。第三电感器(L3)被耦合到第二电