化物半导体晶体管的栅极，其中当输出信号被传输到第二 P型金属氧化物半导体晶体管的栅极时，第二 P型金属氧化物半导体晶体管打开(open);以及在地电压被传输到第一 ρ型金属氧化物半导体晶体管的栅极时，将输入信号从第一 P型金属氧化物半导体晶体管的源极传递到电路的输出，其中第一 P型金属氧化物半导体晶体管的漏极被耦接到第二 P型金属氧化物半导体晶体管的漏极，并且其中第二 ρ型金属氧化物半导体晶体管的源极被耦接到电路的输出。
[0013]本公开进一步提供了一种用于隔离电路的输入信号的方法。例如，该方法包括接收输入信号，其中输入信号超过电路的电源电压，金属氧化物半导体晶体管的源极，并且将输入信号传递到电路的第二P型金属氧化物半导体晶体管的源极。该方法接下来将地电压传递到第二 P型金属氧化物半导体晶体管的栅极，其中当地电压被传递到第二 P型金属氧化物半导体晶体管的栅极时，第二 P型金属氧化物半导体晶体管闭合，并且输入信号从第二P型金属氧化物半导体晶体管的源极传递到第二 P型金属氧化物半导体晶体管的漏极。该方法接下来将输入信号从第二P型金属氧化物半导体晶体管的漏极传递到第一P型金属氧化物半导体晶体管的栅极，其中当输入信号被传递到第一 P型金属氧化物半导体晶体管的栅极，并且传递到第一 P型金属氧化物半导体晶体管的源极时，第一 P型金属氧化物半导体晶体管打开。
[0014]应当注意的是，尽管以上已经使用了术语“第一”、“第二”、“第三”等，这些术语的使用仅是为了作为标记。因此，术语(例如在一个例子中的“第三”)的使用并不一定意味着该例子在每种情况下都必须包括“第一”和/或“第二”。
[0015]考虑以下的详细描述和权利要求，将可以认识到其他特征。
■
【附图说明】
[0016]附图表示依照本公开的一个或多个方面的示例性电路；然而，附图所示并不应当被用于将本公开限制于所示例子，而是仅用于解释和理解。
[0017]图1不出了第一设备的框图；和
[0018]图2不出了第二设备的框图。
[0019]为了便于理解，在可能的情况下使用相同的参考标记来表示附图中共用的相同元件。
■
【具体实施方式】
[0020]本公开大体涉及一种防止在复用器的不同端子之间的电流流动的设备。例如，复用器可被用来测量或采样通过设备或电路的电压。另外，在一个例子中，复用器的每个输入端子被连接到该设备要测量电压的不同部分。这些输入端子具有分别的路径，然后被连接到共用的输出端子。在一个例子中，每条路径包括互补金属氧化物半导体晶体管(CMOS)开关，当其导通(on)时，允许电流从输入端子流向输出端子，而当断开(off)时，防止电流从输入端子流向输出端子。为了测量设备上一个位置的电压，将具有连接到该位置的输入端子的路径导通(turned on)，例如使得相应的CMOS开关导通。其它的每条路径则被断开。通过这样的方式，输出可以供给测量或采样电路，该电路能够连续地和/或周期地测量/采样设备内不同位置存在的不同电压。然而，当PM0S晶体管或NM0S晶体管的源极或漏极超过了栅极电压时，栅极可能会闭合，或者使得晶体管导通。因此，如果复用器的公共输出为超过电源电压(因而超过栅极电压)的电压，这可能引起其它输入的CMOS栅极上的晶体管闭合，从而允许电流在源极和漏极之间流动，而这些晶体管本来应当是打开(open)的，以防止电流流动。
[0021]为了更好的理解本公开，图1示出了设备100的高层框图。应当注意地是，设备100克服了以上提及的CMOS开关的缺点。更具体地，设备100，其也可被认为是CMOS开关，隔离了输入信号和输出信号，并且即使输入和/或输出电压超过电源电压或地电压时也能保持该功能。设备100包括两条路径，PM0S路径162和NM0S路径164，其分别对应于传统CMOS开关中的PM0S和NM0S器件。
[0022]需要注意的是，使用符号示出了图1中每个PM0S和NM0S晶体管，其中箭头指示包括源极端子的PN结的方向，例如从ρ型区域到η型区域。因此，在PM0S晶体管中，箭头指示ΡΝ结从ρ型源极端子到η型基底。相反地，在NM0S晶体管中的箭头指示ΡΝ结从ρ型基底到η型源极端子。在每个晶体管中漏极被指示为不具有箭头的端子。在一个例子中，晶体管具有连接到和/或短接到基底或体区端子的源极端子。在另一个例子中，一个或多个PM0S晶体管的体区端子被连接到电源电压，并且一个或多个NM0S晶体管的体区端子被连接到地。例如，所有的PM0S和NM0S晶体管可以以此方法来连接它们的体区端子；然而，在一个实例中，PM0S晶体管110和120以及NM0S晶体管130和140仍可使它们的源极端子与各自的体区端子短接。出于示例的目的，除非另有说明，每个晶体管的源极端子(由箭头所指示)被短接到各自的体区端子。
[0023]PM0S路径162包括PM0S晶体管110，其源极端子被连接到设备100的输入端子152。PM0S路径162还包括NM0S晶体管112、PM0S晶体管114和NM0S晶体管116。晶体管112、114和116可共同构成(comprise)电路182，其在使能信号172为低时将输入端子152上的信号传递到PM0S晶体管110的栅极，并且在使能信号172为高时传递地信号192。在一个例子中，当使能信号172处于与设备100的电源电压相同的电压水平时，使能信号172被认为高。同样地，当使能信号172为地，例如零电压水平，或者设备100所使用的最低电压水平时，使能信号172被认为低。自此，出于示例目的，将假设地电压水平为零伏，并且其他电压水平以零伏的地电压水平为参考。在一个例子中，电源电压可以为1.8V。因此，电源电压比地电压高1.8V。另外，在一个例子中，输入和输出信号可包括模拟信号，其被期望为通常处于零伏到大约1.8伏之间。
[0024]需要注意的是，电路182可由使能信号172控制。例如，通过设置使能信号为低，例如为零伏，输入信号可以被选择传输到PM0S晶体管110的栅极。通过设置使能信号为高，例如为1.8V，地信号192被传输到PM0S晶体管110的栅极。为了示例，如果使能信号为零伏并且输入信号为1.2V，则1.2V的输入信号将存在于PM0S晶体管114和NM0S晶体管116的源极端子。PM0S晶体管114的栅极被连接到零伏的使能信号172。为了闭合或导通PM0S晶体管，栅极和源极之间的电压Vgs必须为负。其还必须在幅度上大于晶体管的阈值电压。然而，出于示例的目的，对于本公开而言，假设该条件已满足。
[0025]在这种情况下，对于PM0S晶体管114，Vgs = 0V_1.2V = -1.2V。由于这是负值，因此栅极被闭合，也即处于低阻抗/导通状态，从而允许输入信号从源极传递到漏极。同样的，NM0S晶体管116的栅极连接到使能信号的反相信号174。由于使能信号172为低或零伏，因此反相信号174为高或1.8V。对于NM0S晶体管，为了闭合栅极，Vgs必须为正，也即使得晶体管导通，并将其置于低阻抗/导通状态。具体来说，其必须为正，并且还必须在幅度上大于晶体管的阈值电压。然而，出于示例的目的，后一个条件被忽略。在该情况下，对于NM0S晶体管116，源极为1.2V，栅极为1.8V，因此Vgs = 1.8V-1.2V = 0.6V。由于这是正电压，因此栅极闭合，并且输入信号从源极传递到漏极。
[0026]NM0S晶体管112的源极被连接到地，例如零伏，并且栅极被连接到使能信号172，在该例子中，使能信号172也是零伏。由于Vgs = 0，因此栅极打开，并且只有极少电流或没有电流从源极流向漏极。事实上，每当使能信号172为低/零伏，NM0S晶体管112就被打开/断开。
[0027]相应地，由于PM0S晶体管114和NM0S晶体管116的漏极被连接到PM0S晶体管110的栅极，因此PM0S晶体管110的栅极接收1.2V的输入信号。PM0S晶体管110的源极端子也为1.2V，因为其直接连接到输入端子152。这样，对于PM0S晶体管110，Vgs = 1.2V-1.2V= 0V。相应地，PM0S晶体管110断开，也即栅极打开并且不导通，或者处于极高阻状态。因此，通过将使能信号172设置为低，可以将输入信号提供给PM0S晶体管110的栅极。通过设计，输入信号和栅极具有相同的电压水平，Vgs = 0。因此，可以防止PM0S晶体管110将输入信号从其源极传递到其漏极。
[0028]对于输入端子152为零伏而使能信号172为低/零伏的情况，PM0S晶体管114的Vgs为:Vgs = 0V-0V = 0Vο因此，PM0S晶体管114打开/断开。对于NM0S晶体管116，源极为0V，栅极为使能信号的反相信号174(1.8V)，因此Vgs = 1.8V，晶体管闭合/导通。因此，零伏的输入信号从NM0S晶体管116的源极传递到漏极，并且继续传递到PM0S晶体管110的栅极。
[0029]当在输入端子152上存在过压或欠压时，电路182的结构也同样能够很好地工作。具体而言，过压为大于电路/设备的电源电压的电压。在该例子中，电源电压为1.8V。因此，过压为任何大于1.8V的电压。欠压为小于设备/电路的地电压的任意电压。在该例子中，小于零伏的任意电压，即任意负电压，为欠压。
[0030]为了示出当存在过压时电路182如何工作，如果使能信号172为零伏，并且输入为1.9V，对于PM0S晶体管114，Vgs = -1.9V。因为这是负值，所以PM0S晶体管114导通，将输入从源极传递到漏极。对于NM0S晶体管116，栅极端子具有使能信号的反相信号174(其为1.8V)，并且源极为1.9V。因此对于NM0S晶体管116，Vgs = -0.1V。由于这是负值，因此晶体管打开并且不导通。然而，由于PM0S晶体管114是闭合并且导通的，因此输入仍然传递到PM0S晶体管110的栅极端子。此外，PM0S晶体管110的栅极和源极电压都为1.9V，从而导致Vgs = 1.9V-1.9V = 0V。因此，PM0S晶体管110保持断开。
[0031]对于输入端子152为-0.2V而使能信号172为低/零伏的情况，PM0S晶体管114的Vgs为:Vgs = 0V-(-0.2V) =0.2V。由于这不是负电压，因此PM0S晶体管114打开/断开。对于NM0S晶体管116，源极为-0.2V，栅极为使能信号的反相信号174(1.8V)，因此Vgs=1.8V- (0.2V) = 2V。由于这对于NM0S晶体管为正电压，因此NM0S晶体管116闭合/导通。因此，-0.2V的输入信号从NM0S晶体管116的源极传递到漏极，并且继续传递到PM0S晶体管110的栅极。
[0032]当使能信号172处于例如高电压或1.8V时，电路182作用以传递零伏/地信号到PM0S晶体管110的栅极，从而使其导通。具体来说，NM0S晶体管112的源极连接到地192，其也是零伏。使能信号172为1.8V，对于NM0S晶体管112，Vgs = 1.8V-0V = 1.8V。由于这是正电压，因此晶体管导通，并且将信号从源极传递到漏极；在此情况下，地信号为零伏。该信号进一步从NM0S晶体管112的漏极传递到PM0S晶体管110的栅极。由于PM0S晶体管110的栅极为零伏，因此对于高于零伏的任意输入，PM0S晶体管110的Vgs为负值，并且晶体管导通。因此，输入将从PM0S晶体管110的源极传递到漏极。
[0033]当使能信号