10的带宽可增加到相关于其他线路的接合线路210外部区域的带宽，像是具有线路302和304的层。
[0047]目前的制程规则是允许金属迹线跨越一个屏蔽场边界而接合，且具有两倍的最小宽度以及两倍的最小间隔以桥接此屏蔽场边界。替代的金属层可分别垂直地或水平地进行路由。因此，举例来说，假如垂直的长线路的迹线使用四个金属层，此金属层可相隔跨越八个金属层，而使水平层介于此垂直层的每一层之间。因此，水平迹线不需要位在屏蔽接合区域210中，且任何金属层可给垂直路由迹线使用。
[0048]使用双图案所形成的下方层311包含但不受限于下方金属层，且下方层311不需要使用接合。此可减少用于此屏蔽的屏蔽费用。进一步言之，如下以额外细节所述，屏蔽接合区域210可位在曾是划线区域的位置。依照上述说法，因为此划线区域先前没有任何干预装置电路结构，因此可有相当多的半导体区域要被接合。进一步言之，即使额外屏蔽可用来解释在相关于接合层的模块中的差异，使用针对此模块的每一个的数据库可减少研发，验证及/或测试时间，并且相较于涵盖具有大型单石集成电路的所有电路的大型数据库而言减少数据库大小。
[0049]图4为一个俯视图的方块图，其描述一个具有多个晶粒区域的先前晶圆400的范例性部分。在此实施例中，晶粒区域401与晶粒区域402通过一个划线区域410的划线线路相隔开。分别与晶粒区域401和402相关连的分开的晶粒可沿着划线区域410的划线线路从晶圆400切割或不然分割。
[0050]晶粒区域401的互联机路411各者具有一个循环返回421。同样地，晶粒区域402的互联机路412各者具有一个循环返回422。互联机路411和412可以是熟知的“互连长线路”。
[0051]图5为一个俯视图的方块图，其描述一个具有多个晶粒区域(诸如像是晶粒区域211和212)的晶圆500的范例性部分。晶圆500可包含一个或多个晶粒200。
[0052]晶粒区域211包含一组的选择线路，诸如像是多任务器511，并且晶粒区域212包含一组的选择线路，诸如像是多任务器521。如前所述，晶粒区域211和212可分别供电，且因此任一组的多任务器可开启，而另一组的此多任务器是关闭。进一步言之，两组的多任务器可开启或是关闭。
[0053]多任务器511的输出导电线路(“输出线路”)515可从多任务器511的输出端口延伸进入晶粒区域211，并且此输出线路515可以是互连长线路。同样地，多任务器521的输出线路525可延伸进入晶粒区域212，并且此输出线路525可以是互连长线路，其具有一对被提供到控制器方块的各自的输入/输出线路对，如下会以额外细节所述。
[0054]晶粒区域211的输入导电线路(“输入线路”)516可延伸进入屏蔽接合区域210，用以与晶粒区域212的输入线路524进行互连。同样地，晶粒区域212的输入线路526可延伸进入屏蔽接合区域210，用以与晶粒区域211的输入线路514进行互连。因此，输入线路514、516、524和526可以是一个或多个的接合线路，诸如像是图3的接合线路301至304。
[0055]输入线路516可分别在节点513处分接，用以提供数据输入给多任务器511。其他输入至多任务器511的数据输入可分别从输入线路514提供。多任务器511的输出可响应于选择信号512而可控制地被选择，该选择信号512可被提供到每一个多任务器511。选择信号512可从晶粒区域211的可程序规划终端方块517处提供。
[0056]同样地，输入线路526可分别在节点523处分接，用以提供数据输入给多任务器521。其他输入至多任务器521的数据输入可分别从输入线路524提供。多任务器521的输出可响应于选择信号522而可控制地被选择，该选择信号522可被提供到每一个多任务器521。选择信号522可从晶粒区域212的可程序规划终端方块527处提供。
[0057]因此，有效地，有一组或一部分的接合线路组或接合线路是从晶粒区域211延伸至晶粒区域212的选择电路的一组输入端口，其中接合线路可有效地被分接及/或路由至晶粒区域211的选择电路的一组输入端口。同样地，有另一个接合线路组或接合线路的部分，其从晶粒区域212延伸至晶粒区域211的选择电路的另一组输入埠，其中接合线路可有效地被分接及/或路由至晶粒区域212的选择电路的另一组输入埠。
[0058]晶粒区域211和212可以在晶圆级来测试，有时称作“晶圆针测(wafersort) ”，此时对于每一个所测试的晶圆中好的和坏的晶粒区域可被辨认出。然而，晶粒区域211和212各者可相当复杂且具有许多电路组件。换句话说，在测试期间，晶粒区域211和212可各自需要相当多的电力。不幸地，有限的电量可被提供至用于晶圆级测试的晶粒区域，举例来说，晶圆针测的测试器可能无法对所有的晶粒200进行供电。
[0059]因此，为了测试晶粒200，此晶粒200可以模块方式通过测试晶粒区域211，且然后测试晶粒区域212而得以测试。因为晶粒区域212可在对晶粒区域211晶圆级测试时予以断电，对此测试而言提供制晶圆的电量可实质上降低。同样地，晶粒区域211可在对晶粒区域212晶圆级测试时予以断电。对测试晶粒200而言，此晶粒区域的模块供电方式是不会限制于晶圆级测试，但是此模块供电方式在晶粒200已从晶圆500中切割之后可被使用。据此，晶粒200可以被组构，使得只有跨越屏蔽接合区域210的信号会通过，因为电力分别供应至晶粒区域211和212的每一个。接地汇流可通过跨越屏蔽接合区域210。
[0060]再次说明，为了清楚的目的，即使只有图式地描绘两个晶粒区域，可形成晶粒200而超过两个晶粒区域。可使用多个晶粒区域来限制用以测试每一个此晶粒区域的电量。额外地，如先前所述，通过具有模块晶粒区域，研发、验证及/或测试时间可予以减少，同时用于形成单石集成电路晶粒装置的数据库大小也会减少。
[0061]多任务器511被耦合用以接收一个选择信号512，以在用于晶粒区域211的循环返回模式与用于晶粒区域211的接合模式中进行选择。在用于晶粒区域211的循环返回模式中，响应于选择信号512，在输入线路516上的发讯可被选择作为来自多任务器511的输出。在用于晶粒区域211的接合模式中，响应于选择信号512，在输入线路514上来自晶粒区域212的发讯可被选择作为来自多任务器511的输出。换句话说，对于晶粒区域211的循环返回模式而言，输入到多任务器511在线路516上的发讯被选择作为来自此多任务器511的输出，其中线路516上的此发讯有效地”循环返回”进入晶粒区域211。
[0062]同样地，多任务器521被耦合用以接收一个选择信号522，以在用于晶粒区域212的循环返回模式与用于晶粒区域212的接合模式中进行选择。在用于晶粒区域212的循环返回模式中，响应于选择信号522，在输入线路526上的发讯可被选择作为来自多任务器521的输出。在用于晶粒区域212的接合模式中，响应于选择信号522，在输入线路524上来自晶粒区域211的发讯可被选择作为来自多任务器521的输出。换句话说，对于晶粒区域212的循环返回模式而言，输入到多任务器521在线路526上的发讯被选择作为来自此多任务器521的输出，其中线路526上的此发讯有效地“循环返回”进入晶粒区域212。
[0063]举例来说，假如晶粒区域211在测试期间失败，而晶粒区域212在测试期间通过，晶粒200可作为一个芯片而被卖掉，虽然比起晶粒区域211和212两者皆通过的具有较小的功能性。依照上述说法，选择信号522可被设定，像是通过熔丝或其他程序设计，以选择用于晶粒区域212的循环返回模式。此外，晶粒区域211可被设定，以将晶粒区域211失能不会进行供电，再次地，像是通过熔丝或其他程序设计。因此，可使用“部分”的策略。依照上述说法，以此“部分”的策略，可使用超过两个的晶粒区域以得到更佳的粒度；然而，可在此一个或多个通过的晶粒区域中指定一个主要晶粒区域，诸如美国专利申请序号为13/587，778，申请时间为2012年8月16日，申请人为Camarota，发明名称为“使用于多晶粒集成电路可烧曲大小的晶粒(Flexible Sized Die for Use in Mult1-Die IntegratedCircuit)”以及美国专利申请序号为13/535，102，申请时间为2012年6月27日，申请人为Camarota，发明名称为“从多图案区域屏蔽的过大中介件(Oversized Interposer Formedfrom a Mult1-Pattern Reg1n Mask) ”中所述的额外细节，为了各种目的其掲示内容全文以引用的方式并入本文中。指定一个主要晶粒可在模块测试之后实施。一个主要晶粒的选择可以是预定的；然而，在测试期间，任何模块晶粒为了验证及测试的目的可暂时地呈现为主要晶粒或从属晶粒，其可以是有用的，使得对于每一个模块而言具有相同的验证和测试程序。
[0064]可选择地，可能的是，在测试期间只有一部分的晶粒区域211会失败，并且此失败的部份可取代晶粒区域212的通过部分。因此，晶粒区域212可提供多余给晶粒区域211。依照上述说法，选择信号512和522各者可被设定，诸如通过电子熔丝(efuse)，硬导线，或其他程序规划，以选择一个接合模式给其各自的晶粒区域。即使图5为图式地描绘全局的选择信号给各自的晶粒区域、多组的多任务器以及相关的选择信号可给每一个晶粒区域使用，为的是提供更佳的粒度，以便用一个晶粒区域的通过部分来取代另一个晶粒区域的失败区域。依照上述说法，举例来说，晶粒区域211和212各者的一部分可能失败，并且晶粒区域211和212各者的多余的通过部分可被用来取代对应的失败部分。换句话说，可有双重多余，因为每一个晶粒区域可有用于每一个其他晶粒区域的多余。
[0065]在过去，可有用于单石晶粒的组态控制器以及测试(例如，联合测试工作组分接头)控制器，其中用于组态和扫描所有控制和数据信号使用接合金属基线而跨越屏蔽场边界CKK。然而，对于晶粒区域211和212来说，每一个此区域可以是相同的，且因此，举例来说晶粒区域211和晶粒区域212各者分别可具有一组态控制器以及测试控制器(“控制器”)方块571和572。控制器方块571和572各者分别可被親合至一个输入/输出信号对，该输入/输出信号对分别到多任务器511及521，并来自多任务器511及521。举例来说，来自多任务器511的输出线路515可予以输入至控制器方块571，并且输入线路516可从控制器方块571处输出。同样地，来自多任务器521的输出线路525可予以输入至控制器方块572，并且输入线路526可从控制器方块571处输出。所有其他的线路515、516、525以及526可延伸至其相关的区域边缘或从其相关的区域边缘处延伸。
[0066]可使用在晶粒区域211和212中分别具有可程序规划终端方块517和527的晶粒200以允许每一个互连，其包括但不受限于每一个频率输入，以提供在相关的晶粒区域之内的循环返回并且将来自于一个晶粒区域的信号连接到晶粒200的对置侧的接合区域上的另一个晶粒区域。依照上述说法，选择信号521和522可至少一部分沿着由屏蔽层所定义的金属连接而传播。其中此屏蔽层对于不同晶粒区域而言是不同的，如下会以额外细节所述。可选择地，图2的组态方块281和282可