采用脉冲触发方式实现主电路上电的启动电路的制作方法
【技术领域】
[0001]本发明涉及半导体集成电路的模拟电路领域，更具体地说，涉及一种采用脉冲触发方式实现主电路上电的启动电路。
【背景技术】
[0002]现在的芯片发展的一个重要的特点就是微型化和集成化，随着移动便携市场的发展，人们对芯片的要求已经不仅仅满足于实现功能，而是对芯片的成本、集成度、功耗等方面提出了越来越高的要求。系统芯片所带来的单片系统集成芯片解决方案不仅能够明显增加集成度、减小芯片体积、提高封装密度，而且可以有效降低芯片系统的成本和造价。与此同时，芯片系统也对其中的各部分模块的性能、面积、功能、稳定性等指标提出了更高的要求。
[0003]模拟电路中有一些电路由于电源上电或使能(Enable)信号有效后电路中的某些节点的工作状态未知，导致电路可能锁定在不正常的工作状态，并且，有时通过改进电路设计也难以完全避免出现不正常的工作状态，此状态通常被称为电路的简并点，此时就需要有电路能够在电源上电或Enable信号有效后，触发电路脱离不正常的工作状态而趋向于工作在正常状态，通常这部分电路被称为启动电路(Start Up Circuit) ο
[0004]启动电路在一些电路中是非常重要的，如带隙基准电压源(Bandgap)电路，如果没有启动电路或启动电路失效，带隙基准电压源电路将不能保证每次上电后都能工作在正常状态，从而可能导致整体芯片系统失效，显然，这种情况是不允许出现的。此外，如果采用启动电路，该启动电路所带来的额外的面积和功耗也会影响带隙基准电压源电路的竞争力。因此，本领域技术人员清楚，采用启动电路的方法，是不能对正常工作状态下的电路性能带来不利影响为前提的。
[0005]请参阅图1，图1左侧框中所示的电路为一种传统的启动电路，右侧框中所示为带隙基准电压源电路结构示意图，该带隙基准电压源电路为一种典型的需要启动电路的电路。本领域技术人员清楚，右侧带隙基准电压源电路在正常工作状态下，A节点电压应约为一个二极管的导通电压，B节点的电压应使MOS开关管MlO?M12工作在饱和区，所以B节点的电压应比电源电压VDD要低一个PMOS管的阈值电压，A、B两节点通过电路的反馈维持在正常的工作电压下。然而，电源上电或Enable信号有效后，若A节点的电压接近VSS，B点节点的电压接近VDD，则该电路中的管子都没有工作在饱和区，这种状态称为电路的简并点，该电路也能保持稳定工作在这个状态，但显然这是不希望的工作状态。
[0006]如图1中所示，左侧启动电路由MOS开关管M20、M21、M22和电阻RO组成，M20为受Enable(即图中的PWD)信号控制的开关管，PWD即为Power down信号，M21为二极管接法的MOS开关管。电源上电或enabl e信号有效后，由二极管接法的M21和电阻RO组成的电路支路使得N节点电压上升至VDD减去M21的栅电压，若此时带隙基准电压源电路没有正常启动，SPA节点电压为接近VSS、B节点电压接近VDD，则N节点与A节点间的电压差超过M22管的阈值电压，则此时M22管会工作在开启状态，A节点电压会被N节点的电压拉高。八节点电压被拉高至一定电压后，通过电路的反馈，带隙基准电压源电路将趋向工作在正常状态，最终工作在正常状态，即A节点电压应约为一个二极管的导通电压，B节点电压约比电源电压VDD低一个PMOS管的阈值电压，此时，N节点与A节点的电压差应小于M22管的阈值电压而使M22管截止。至此，启动电路帮助带隙基准电压源主电路完成了启动过程。
[0007]然而，从图1所示的启动电路中应该可以看到，启动电路是一直需要消耗功耗的，即使在带隙基准电压源电路已工作在正常状态下时，N节点电压也需仔细设计以使其能驱使A点进入正常工作模式，并且，为了在A节点进入正常状态后使M22管截止，以避免启动电路对正常工作状态下的带隙基准电压源电路带来不利影响，在通常情况下，N节点电压比正常工作状态下A点的电压大，所以，M22管总会有一些漏电流或亚阈值电流流入A点，对带隙基准电压源电路的正常工作带来不利影响。
[0008]因此，如何能在实现启动电路功能的同时可以减小整个电路的功耗，并且启动电路不会对正常工作状态下的主电路带来不利影响，是目前业界急需解决的难题。
【发明内容】
[0009]本发明的目的在于提供一种启动电路，该电路实现了低功耗并且不会对主电路带来不利影响。
[0010]为实现上述目的，本发明的技术方案如下:
[0011]—种采用脉冲触发方式实现主电路上电的启动电路，所述主电路包括一个或多个控制信号接收节点和一个起始电源上电或使能PWD信号的输出端;其中，所述起始电源上电信号为所述电源模块的供电导通信号;所述启动电路包括:
[0012]具有接入端VDD和接地端VSS的电源模块；用于给所述主电路供电和所述启动电路供电；
[0013]上电复位电路模块，用于产生上电复位电平信号，由所述电源模块供电；
[0014]上拉/下拉电路模块，连接在所述电源模块接入端VDD和接地端VSS之间；其输入端与所述上电复位电路输出端相连，接收所述上电复位电路输出的上电复位电平信号；
[0015]开关电路模块，所述开关电路模块的一端与所述电源模块接入端VDD相连，另一端与所述上电复位电路模块的输入端相连，其受控端与所述主电路的使能PWD信号相连;用于根据所述主电路的起始电源上电和/或使能PWD信号，控制所述上电复位电路模块电源的上电；
[0016]其中，当所述使能PWD信号处于低电平状态且所述起始电源上电，此时，所述开关电路模块导通，则所述上电复位电路模块的输入端跟随VDD上电，所述上电复位电路模块的输入端产生一个持续走高直至平稳的脉冲电平，所述上电复位电路模块的输出端输出与所述上电复位电路模块的输入端相同形状的电平脉冲，所述电平脉冲被输入至所述上拉/下拉电路模块，将所述主电路中与所述上拉/下拉电路模块相连接的一个或多个节点按需要拉高或拉低，以驱使所述主电路进入正常工作状态；
[0017]当所述主电路处于正常工作状态，所述上电复位电路模块的输出端输出低电平信号，所述上拉/下拉电路模块不起作用；
[0018]当所述PWD信号处于高电平状态，所述主电路进入非工作状态，所述开关电路模块断开，所述上电复位电路模块输入端的电压降为零，所述上电复位电路模块的输出端输出低电平脉冲，所述上拉/下拉电路模块不起作用；
[0019]当所述使能PWD信号再处于低电平状态，此时，所述开关电路模块导通，所述上电复位电路模块的输入端跟随VDD上电，所述上电复位电路模块的输入端产生一个持续走高直至平稳的脉冲电平，所述上电复位电路模块的输出端输出与所述上电复位电路模块的输入端相同形状的电平脉冲，所述电平脉冲被输入至所述上拉/下拉电路模块，将所述主电路中与所述上拉/下拉电路模块相连接的一个或多个节点按需要拉高或拉低，以驱使所述主电路重新进入正常工作状态。
[0020 ]优选地，所述上电复位电路模块为脉冲电平触发电路。
[0021]优选地，四个共栅极的串接MOS开关管、两个共栅极的WOS开关管和PMOS开关管以及串接在所述上电复位电路模块输入节点与所述接地端VSS之间的一个电阻和一个电容；其中，所述四个共栅极的串接MOS开关管中的两个串接的PMOS开关管中的一个PMOS开关管的源极连接在所述上电复位电路模块的输入节点，两个串接的PMOS开关管中的另一个PMOS开关管的漏极连接在所述上电复位电路模块的输出节点；所述四个共栅极的串接MOS开关管中的两个串接的匪OS开关管中的一个NMOS开关管的源极与所述接地端VSS连接，两个串接的匪OS开关管的另一个NMOS开关管的漏极连接在所述上电复位电路模块的输出节点;所述四个共栅极的MOS开关管的栅极与所述电阻和电容的串接点相连;所述两个共栅极MOS开关管中的PMOS开关管的源级与所述四个共栅极中两个串接的PMOS开关管的串接点连接，其漏极与所述接地端VSS端连接，所述两个共栅极MOS开关管中的NMOS开关管的源级与所述四个共栅极中两个串接的NMOS开关管的串接点连接，其漏极与所述电源模块接入端VDD连接；所述两个共栅极的NMOS开关管和PMOS开关管的栅极与所述上电复位电路模块的输出节点连接。
[0022]优选地，所述主电路为采用自偏置技术的电路或带隙基准电压源电路。