输入/输出电路以及实现输入/输出电路的方法
【技术领域】
[0001]本申请一般地涉及集成电路器件，更具体地，涉及输入/输出电路以及实现输入/输出电路的方法。
【背景技术】
[0002]集成电路是多种电子设备中的重要元件。与任何产品一样，总是努力去改进集成电路器件。在各种改进中，通常是努力减少集成电路尺寸并增加集成能力。但是，集成电路尺寸的任何减小或集成电路容量的增加都将使得集成电路更难以提供足够数量的输入/输出(I/o)引脚。数据是通过器件上的输入/输出引脚传输到集成电路器件或者从集成电路器件传输出来。随着集成电路器件复杂度的提高，输入以及输出引脚的需求也随之增加。也有改进集成电路的灵活性的努力。但是，现有的集成电路器件没有为输入/输出电路提供灵活性。
【发明内容】
[0003]本申请描述了一种在集成电路中实现的输入/输出电路。所述输入/输出电路包括第一输入/输出焊垫；以及耦接到所述第一输入/输出焊垫的电压控制电路;其中所述电压控制电路在所述第一输入/输出焊垫被实现为输入焊垫时将所述第一输入/输出焊垫处的电压设置为第一电压，并且在所述第一输入/输出焊垫被实现为输出焊垫时将所述第一输入/输出焊垫处的电压设置为第二电压。
[0004]根据本申请的另一个实施例，实现在集成电路中的输入/输出电路包括第一输入/输出焊垫;耦接到共模电压的第一开关，当所述第一输入/输出焊垫被实现为输入焊垫时，所述第一开关使得所述共模电压能够耦接到所述第一输入/输出焊垫；以及耦接到参考电压的第二开关，当所述第一输入/输出焊垫被实现为输出焊垫时，所述第二开关使得所述参考电压能够耦接到所述第一输入/输出焊垫。
[0005]本申请还公开了一种在集成电路实现输入/输出电路的方法。所述方法包括提供第一输入/输出焊垫；当所述第一输入/输出焊垫被实现为输入焊垫时，耦接共模电压到所述第一输入/输出焊垫；以及当所述第一输入/输出焊垫被实现为输出焊垫时，耦接参考电压到所述第一输入/输出焊垫。
【附图说明】
[0006]图1是实现输入/输出端口的集成电路器件的框图；
[0007]图2是输入/输出电路的框图；
[0008]图3是示出图2的输入/输出电路被配置为接收输入信号的实现方式的框图；
[0009]图4是示出图2的输入/输出电路被配置为发送信号的实现的框图；
[0010]图5是具有保护电路的输入/输出电路的框图，该保护电路耦接到输出驱动级；
[0011 ]图6是CML-到-CMOS转换器的框图；
[0012]图7是示出图2的输出驱动级的预驱动级(pre-driverstage)的框图；
[0013]图8是示出图7的预驱动级运行的时序示意图；
[00M]图9是预驱动级的CMOS反相器的截面示意图；
[0015]图10是用于对具有可编程资源的器件进行编程的系统的框图；
[0016]图11是具有可编程资源的器件的框图，该器件可实现图1-9的电路；
[0017]图12是图11的器件的可配置的逻辑单元的框图；
[0018]图13是示出在集成电路中实现输入/输出电路的方法的流程图；
[0019]图14是示出在集成电路中实现输入/输出电路的另一种方法的流程图；以及
[0020]图15是示出实现具有多个输入/输出电路的集成电路的方法的流程图。
【具体实施方式】
[0021]现在请参考图1，示出了实现输入/输出端口的集成电路器件的框图。图1的电路被实现在集成电路100中，该集成电路100具有耦接到控制电路104和可编程资源106的输入/输出(I/O)电路102。该可编程资源包括电路元件，这些电路元件可由电路使用者配置以实现使用者选择的电路设计。更多的细节将在下文描述，可编程资源可包括可编程逻辑，例如参考如图11和12描述的可编程逻辑。
[0022]在可编程资源中实现的电路可以根据下载到集成电路100的配置比特流来实现。正如下文将详细描述的，可编程资源106包括配置存储器108。一般地，配置存储器108包括存储单元，其用于基于配置比特流的配置比特配置可编程资源。尽管仅示出单个配置资源块106和配置存储器108，但是给定的集成电路也可包括多个具有由配置存储器控制的配置资源的模块。同样地，集成电路100可包括存储器112，例如在可编程资源外部的非易失性存储器，用于存储配置数据。
[0023]集成电路100还可以包括例如耦接到输入/输出端口114-116的其他运算电路113。虽然所述运算电路113与可编程资源106分开示出，但是，可以理解，运算电路可以为可编程资源106的一部分。输入/输出电路102以及114-116中的全部或一些可以耦接到存储单元。例如，输入/输出电路102可由存储单元118和120控制，输入/输出电路114可由存储单元122和124控制，输入/输出电路116可由存储单元126和128控制。虽然两个存储单元与每个输入/输出电路一起示出，但是，可以理解，可以采用更多或更少数量的存储单元来实现，正如下文中将更详细地描述的。进一步地，虽然输入/输出电路与可编程资源106分开示出，而存储单元与配置存储器108分开示出，但是可以理解的是，输入/输出电路是可编程资源，以及与输入/输出电路102、114、116相关联的存储单元可以是配置存储器108的一部分。
[0024]配置控制器110可以实现为控制电路104的一部分或与控制电路104分离，用于将配置数据载入至配置存储器108。配置数据可以由配置控制器110通过I/O端口 102、或通过控制电路104和存储器112直接载入。图1的电路可以是任何具有可编程资源的器件，例如，如下文描述的可编程逻辑器件，或这具有一部分可编程电路的专用集成电路(ASIC)。
[0025]正如下文中将更详细地描述的，一种架构和电路设计实现了用于交流(AC)耦接的低压链路的统一双向输入/输出电路。该电路允许双向时钟，该双向时钟支持在输入处的大摆幅(swing)和大的可编程的输出摆幅。该电路允许同一引脚被用于在交流耦接模式下以50欧姆阻抗接收输入信号或发送输出信号。还解决了低压环境中存在的电压应力问题(例如，当输入摆幅高达2.4Vpp差分，并且输出摆幅需要由IV电源支持高达SOOmV卯差分摆幅时)。
[0026]该电路的一方面提供了可配置的设计，其中采样相同的引脚来接收或发送数据，这就不需要将单独的引脚耦接到接收缓冲器，并且不需要发送驱动器，此外还减少了硬件成本和引脚的使用。用户可以对电路编程以确定引脚是用于接收数据还是用于发送数据，以及可以重复使用同样的硬件来接收或发送数据。
[0027]如图2所示，输入/输出电路200可以被实现为例如输入/输出电路102、114或116中的一个或多个，其包括一对输入/输出焊垫202(标识为Ι0_Ρ)以及204(标识为Ι0_Ν)，输入/输出焊垫202和204中的每一个焊垫均耦接到接收缓冲器206。接收缓冲器206包括第一输入晶体管208，第一输入晶体管208具有耦接到输入焊垫202的栅极，耦接到第一上拉电阻210(具有耦接到参考电压Vdd的端子)的漏极，以及耦接到电流源212的源极。输入/输出焊垫204耦接到第二输入晶体管214的栅极，第二输入晶体管214耦接在第二上拉电阻216和电流源212之间。交流耦合电容218以及保护二极管220和222也耦接到输入/输出焊垫202，其中，交流耦合电容218可以是芯片外电容。同样地，交流耦合电容224以及保护二极管226和228耦接到输入/输出焊垫204，其中，交流耦合电容224也可以是芯片外电容。
[0028]电压控制电路229被耦接以控制在输入/输出焊垫202和204处的电压。具体地，反相器230和开关231的控制端被耦接以接收接收模式控制信号(RX模式控制)，在反相器230输出处生成的接收模式控制信号的反相信号为发送模式控制信号(TX模式控制)，其被耦接以控制开关232。包括第一电阻234和第二电阻236的电阻分压器网络耦接到开关231，开关231传输在连接第一电阻234和第二电阻236的节点处生成的电压。正如下文中将更详细地描述的，第一和第二电阻234和236中的一个或两个可以是可变电阻，以使得能够设定连接第一和第二电阻的节点处的共模电压。
[0029]当RX模式控制信号为高电平时，开关231闭合以向耦接电阻238和240的第一端子的节点提供共模电压，其中电阻238的第二端子耦接到输