电子装置和电磁辐射抑制方法
【技术领域】
[0001]本发明所揭露的实施例相关于电磁辐射抑制方法，尤指一种抑制电感电容共振腔(LC tank)的电磁辐射的方法以及相关装置。
【背景技术】
[0002]电子产品于运作时会产生电磁辐射，可能会干扰其它装置的正常运作甚至影响人体健康，因此多数国家均针对电子产品的电磁辐射立下规范，以防止电磁干扰(Electromagnetic Interference, EU)带来危害。
[0003]电子产品的组件的一“集成电路(Integrated Circuit, IC) ”是电磁辐射的主要来源之一，其中集成电路中的“电感”所产生的电磁辐射除可能干扰外部装置，在某些应用上亦可能干扰内部组件的运作。特别是在差动模式的电感电容共振腔(LC tank)中，若是正负端的电感部分的等效感值互不对称时，便会从正负端电感的交界处出现共模信号，所述共模信号会存在于与所述交界处电气连接的金属走线之上，并造成电磁辐射。
[0004]因此，如何降低电感电容共振腔的差动和共模电磁辐射，又不会影响原本的电感电容共振腔的效能，甚至是降低差动模式的电感电容共振腔的正负端电感部分的实质不对称程度，已成为本领域亟需解决的问题。
【发明内容】
[0005]本发明的目的之一在于提出一种抑制电感电容共振腔的电磁辐射的方法以及相关装置，以对上述熟知技术中所遭遇的技术问题做出回应。
[0006]根据本发明的第一实施例，提出一种电子装置，包含一电磁福射源结构以及一电磁福射抑制结构。其中该电磁福射源结构形成于至少一第一半导体晶粒中。该电磁福射抑制结构形成于一第二半导体晶粒中，用以感应该电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。
[0007]根据本发明的第二实施例，提出一种电子装置，包含一电磁福射抑制结构以及一电磁辐射源结构。其中该电磁辐射抑制结构形成于一印刷电路板中。该电磁辐射源结构形成于一半导体晶粒中。其中该电磁辐射抑制结构用以感应该电磁辐射源结构所发出的电磁辐射来产生一反向电磁辐射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。
[0008]根据本发明的第三实施例，提出一种电磁辐射抑制方法，包含:于一第二半导体晶粒中形成一电磁辐射抑制结构；以及利用该电磁辐射抑制结构来感应形成于至少一第一半导体晶粒中的一电磁福射源结构所发出的电磁福射，来产生一反向电磁福射，以抑制该电磁辐射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。
[0009]根据本发明的第四实施例，提出一种电磁福射抑制方法，包含:于一印刷电路板中形成一电磁辐射抑制结构；以及利用该电磁辐射抑制结构来感应形成于一半导体晶粒中的一电磁福射源结构所发出的电磁福射来产生一反向电磁福射，以抑制该电磁福射源结构所发出的电磁辐射穿过该电磁辐射抑制结构。
[0010]通过本发明的电磁辐射抑制结构，可以在不影响电感电容共振腔的工作表现的前提之下，降低电感电容共振腔的电磁辐射，同时改善电感电容共振腔的实质不对称。
【附图说明】
[0011]图1为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的示范性实施例的示意图。
[0012]图2为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的示范性实施例的另一不意图。
[0013]图3为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的另一示范性实施例的示意图。
[0014]图4为本发明电磁辐射抑制方法的一第一实施例的流程图。
[0015]图5为本发明电磁辐射抑制方法的一第二实施例的流程图。
[0016]其中，附图标记说明如下:
[0017]102、302电感电容共振腔
[0018]104,304 电磁辐射抑制结构
[0019]106参考电压接点
[0020]202、306第一半导体晶粒
[0021]204、310 锡焊凸块
[0022]206、308第二半导体晶粒
[0023]312直通硅晶穿孔导线
[0024]314硅晶穿孔导线
[0025]402 ?406、502 ?504 步骤
【具体实施方式】
[0026]在说明书及后续的权利要求书当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。
[0027]图1为依据本发明抑制电感电容共振腔(LC tank)的电磁辐射的相关电路的示范性实施例的示意图。其中，一电感电容共振腔102 (及其相关走线)以及一参考电压接点106(例如可以连接至一低压差线性稳压器，但本发明不以此限)位于一第一半导体晶粒(die)，而一电磁福射抑制结构104位于一第二半导体晶粒，其中该第一半导体晶粒和该第二半导体晶粒形成三维集成电路(3D IC)堆栈架构。图1中的电磁辐射抑制结构104为方框形设计，且位于该第二半导体晶粒的电磁辐射抑制结构104耦接至位于该第一半导体晶粒的参考电压接点106。
[0028]图2为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的示范性实施例的另一示意图。图2是从不同的视角来说明图1中的实施例，也就是图2为图1的实施例的剖面图。从图2中可以清楚地看出电磁辐射抑制结构104位于上方的第二半导体晶粒206，而电感电容共振腔102位于下方的第一半导体晶粒202，第一半导体晶粒202和第二半导体晶粒206是通过多个锡焊凸块(solder bump) 204来使彼此互相耦接，以构成三维集成电路堆栈架构，其余的空隙则使用填充胶(filler)来填满。请注意，尽管参考电压接点106并未示出于图2中，然本领域技术人员应能了解位于第二半导体晶粒206电磁辐射抑制结构104可通过锡焊凸块204来耦接至位于第一半导体晶粒202的参考电压接点106。
[0029]具体来说，当电感电容共振腔102直接或是间接地产生电磁辐射并从电磁辐射抑制结构104的方框内通过时，依据愣次定律(Lenz’ s law)，电磁福射抑制结构104会主动地在方框内产生反向磁场来抑制通过其方框内的磁场，使通过其方框内的整体磁场降低。而通过适当地设计电磁辐射抑制结构104的方框四边和电感电容共振腔102的外圈电感之间的距离，可以在不影响电感电容共振腔102的工作表现的前提之下，降低电感电容共振腔102的电磁辐射，同时改善电感电容共振腔102的实质不对称，例如本实施例中可以将电磁辐射抑制结构104的方框四边和电感电容共振腔102的外圈电感之间的距离设计为50微米。且由于采用了三维集成电路堆栈架构，第一半导体晶粒202和第二半导体晶粒204之间具有一定的距离，电磁辐射抑制结构104上的寄生电容效应会比将电磁辐射抑制结构104设置在电感电容共振腔102所属的同一晶粒来的小。另外，可以使用较低阶半导体制程来实现电磁辐射抑制结构104，以及使用较高阶半导体制程来实现电感电容共振腔102。
[0030]图3为依据本发明抑制电感电容共振腔的电磁辐射的相关电路的另一示范性实施例的示意图。图3和图2的实施例之间的差别将说明如下。从图3中可以清楚地看出一电磁辐射抑制结构304位于上方的一第二半导体晶粒308，而电感电容共振腔302位于下方的一第一半导体晶粒306，第一半导体晶粒306和第二半导体晶粒308是通过多个锡焊凸块310来使彼此互相耦接，其余的空隙则使用填充胶来填满。但由于电磁辐射抑制结构304和锡焊凸块310之间还隔着另一半导体层312，因此电磁辐射抑制结构304需要通过多个直通硅晶穿孔导线(Through Silicon Via, TSV) 312来耦接至锡焊凸块310。请注意，尽管如图1所示的一参考电压接点并未示出于图3中，然本领域技术人员应能了解位于第二半导体晶粒308的电磁辐射抑制结构304可通过硅晶穿孔导线314和锡焊凸块310来耦接至位于第一半导体晶粒306的该参考电压接点。
[0031]上述的电感电容共振腔102和/或302，本身亦不限定于存在同一晶粒中，在本发明的其它实施例中，一电感电容共振腔的电感部分和一电感电容共振腔的电容部分是分别存在于不同的晶粒，其中该些不同晶粒之间亦是彼此耦接，例如至少可通过直通硅晶穿孔导线和/或锡焊凸块来彼此耦接，本发明不以此限。另外锡焊凸块可能为多个或一个，或者通过直通娃晶穿孔导线及焊线(bonding wire)的方式连接出去。
[0032]上述的电磁辐射抑制结构104和/或304的结构并不限定在方框形，在本发明的其它实施例中，一电磁辐射抑制结构可以为圆环(即圆形或椭圆形)架构。但本发明不以此限，只要是封闭的架构皆可，其形状可任意按照实际需求来设计。且上述的电磁辐射抑制结构104和/或304所环绕的内部中空区域并可以大于或是小于上述的电感电容共振腔102和/或302的区域。
[0033]上述的电磁辐射抑制结构104和/或304所耦接的一参考电压接点亦可以不同于上述的电感电容共振腔102和/或302的所耦接的另一参考电压接点，或是上述的电磁辐射抑制结构104和/或304亦可完全不耦接至一参考电压接点。