具体的，在封装成宏单元后，可以在布线过程中仅针对宏单元的输入输出建立ixbar模型的结点，建立布图模型。这样可以大大减少布图建模中的结点数。
[0036]以上述图2所示为例。如果按照多级多路复用器进行布图建模，则每一级中每个多路复用器的输入需要建立为一个结点，每个输出要建立一个结点。因此，对于第一级输入，布图建模的结点数为16X4X8 = 512个；对于第一级输出，布图建模的结点数为4X4X8 = 128个；对于第二级输入，布图建模结点数与第一级输出相同，为128个；对于第二级输出，布图建模结点数为4X8 = 32个。因此在通常情况下，对图2所示的多级多路复用器进行布线时需要考虑的结点为512+128+128+32 = 800个。
[0037]如果按照本发明提供的方法，对多级多路复用器封装成如图3所示的宏单元，然后再进行布图建模，则进行布线时需要考虑的结点数仅为64+32 = 96个。
[0038]相比不采用本发明的技术方案来说，采用本发明实施例提供的方法，能够减少88 %的结点数，也就是说在布线时，相比现有技术可以减少处理88 %的结点，从而有效地降低了布线器的布线时间。
[0039]由此可知，根据本发明实施例提供了一种基于路径的布图模型的建立方法和基于该布图模型的布线方法。通过采用宏单元对在第一级输入和最后一级输出之间具有唯一确定路径的多级多路复用器进行封装的方法，可以在布图建模时仅对宏单元的输入、输出进行结点建模，用路径代替多级多路复用器中间结点的建模，从而减少了布图建模的结点数，降低了内存消耗，并可以大大降低布线的时间。
[0040]相应的，本发明实施例提供了一种宏单元，应用于FPGA布图建模时。再如图3所示，宏单元包括:
[0041]M个输入和N个输出；其中，每个输入到输出之间，具有唯一确定的路径；M，N均为自然数。优选的，M = 2N。
[0042]在进行布线时，可以根据所述宏单元的输入和输出建立结点，然后根据结点进行布图建模，再根据布图建模进行布线。
[0043]在宏单元内部封装有至少两级多路复用器，为ixbar结构，每级多路复用器包括一个或多个多路复用器。
[0044]宏单元的输入为其内部至少两级多路复用器的第一级输入；宏单元的输出为至少两级多路复用器的最后一级输出。
[0045]采用本实施例提供的宏单元对在第一级输入和最后一级输出之间具有唯一确定路径的多级多路复用器进行封装，可以在布图建模时仅对宏单元的输入、输出进行结点建模，从而减少了布图建模的结点数，降低了内存消耗，并可以大大降低布线的时间。
[0046]专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0047]结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
[0048]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种FPGA的布线方法，其特征在于，所述方法包括: 确定在第一级输入和最后一级输出之间具有唯一确定路径的多级多路复用器；其中，所述多级多路复用器包括至少两级多路复用器，每级多路复用器包括一个或多个多路复用器; 将所述多级多路复用器封装为一个宏单元；其中，所述宏单元的输入为所述第一级输入，所述宏单元的输出为所述最后一级输出； 根据所述宏单元的输入和输出建立结点，进行布图建模，并根据所述布图建模进行布线。2.根据权利要求1所述的方法，其特征在于，所述多级多路复用器为输入交叉开关矩阵ixbar结构。3.—种宏单元，其特征在于，所述宏单元包括: 第一数量个输入和第二数量个输出；其中，每个所述输入到输出之间，具有唯一确定的路径； 在进行布线时，根据所述宏单元的输入和输出建立结点，根据所述结点进行布图建模，并根据所述布图建模进行布线。4.根据权利要求3所述的宏单元，其特征在于，所述宏单元还包括:至少两级多路复用器，每级多路复用器包括一个或多个多路复用器； 所述宏单元的输入为所述至少两级多路复用器的第一级输入；所述宏单元的输出为所述至少两级多路复用器的最后一级输出。5.根据权利要求4所述的宏单元，其特征在于，所述至少两级多路复用器为输入交叉开关矩阵ixbar结构。6.根据权利要求3-5任一所述的宏单元，其特征在于，所述第一数量为所述第二数量的两倍。
【专利摘要】本发明涉及一种FPGA的布线方法和宏单元，所述方法包括：确定在第一级输入和最后一级输出之间具有唯一确定路径的多级多路复用器；其中，所述多级多路复用器包括至少两级多路复用器，每级多路复用器包括一个或多个多路复用器；将所述多级多路复用器封装为一个宏单元；所述宏单元的输入为所述第一级输入，所述宏单元的输出为所述最后一级输出；根据所述宏单元的输入和输出建立结点，进行布图建模，并根据所述布图建模进行布线。
【IPC分类】H03K19/177
【公开号】CN105634468
【申请号】CN201410597252
【发明人】徐静, 孙铁力, 刘明
【申请人】京微雅格（北京）科技有限公司
【公开日】2016年6月1日
【申请日】2014年10月30日