选择性段过孔电镀工艺和结构的制作方法
【专利摘要】一种用于制造选择性互连内部导电层作为同一过孔内的分开的段的电路板的选择性段过孔电镀工艺。耐电镀抗蚀剂被应用于内芯的导电层并且然后在无电式电镀工艺后被剥落。对该耐电镀抗蚀剂上的这种无电式电镀剥离在过孔壁上造成镀层不连续性。在后续电镀过程中，由于这种镀层不连续性，不能对内插塞非导电层进行电镀。所产生的电路板结构在该过孔内具有多个分开的电互连段。
【专利说明】选择性段过孔电镀工艺和结构发明领域:
[0001]本发明总体上涉及印刷电路板。更确切地，本发明涉及具有选择性段过孔镀层的印刷电路板。
[0002]发明背景:
[0003]印刷电路板(PCB)以机械方式支撑并且使用从层压到非导电衬底上的导电片(如铜片)蚀刻的导电迹线、垫和其他特征电连接电子组件。通过堆叠和层压多个这种蚀刻的导电片/非导电衬底叠片来形成多层次印刷电路板。不同层上的导线与被称为过孔的电镀通孔互连。
[0004]图1展示了常规印刷电路板的一部分的切出侧视图。印刷电路板2包括多个堆叠层，这些层由多个非导电层4、6和多个导电层8制成。这些非导电层可以由是芯结构的一部分或仅是芯的半固化片或基材制成。半固化片是浸渍或涂覆有热固性树脂粘合剂、并且固结和固化成中间阶段半固体产品的纤维增强材料。半固化片用作粘合剂层来粘合多层PCB结构的多个离散层，其中，多层PCB由粘合在一起的多条导线和多种基础材料的交替层组成，包括至少一个内部导电层。基材是用于支撑导线材料图案的有机或无机材料。芯是覆金属箔基材，其中，该基材在一侧或两侧具有整体金属导线材料。通过堆叠中间介入半固化片的多个芯结构并且然后对该叠层进行层压来形成层压叠层。然后，通过钻孔穿过该层压叠层并且用导电材料(如铜)对该孔的壁进行电镀来形成过孔10。所产生的镀层12将这些导电层8互连。
[0005]在图1中所示的示例性应用中，镀层12不间断地延伸穿过过孔10的整个厚度，由此提供与每一个导电层8的公共互连。在其他应用中，会令人期望的是，仅某些导电层通过过孔内的镀层来公共互连。公共互连层被称为段。段的形成需要过孔壁镀层中的开断，然而，在过孔壁上形成镀层的电镀工艺常见地应用于整个壁表面。因此，为了形成所需的镀层开断，该印刷电路板被形成为层压在一起的单独的组件叠层。每个组件层压叠层具有所期望的电镀过孔，但当被层压在一起时，来自每个组件层压叠层的电镀过孔被形成整个过孔壁镀层的开断的非导电材料分离开。图2展示了后续有待用于形成印刷电路板的两个常规组件叠层的一部分的切出侧视图。组件层压叠层20包括多个非导电层24、26和多个导电层28ο这些非导电层24和这些导电层28形成多个芯结构，这些芯结构被层压在一起，其中非导电层26(如半固化片)介于中间。通过钻孔穿过该层压叠层并且用导电材料对该孔的壁电镀来形成过孔22。所产生的镀层将这些导电层28互连。以类似方式形成第二组件层压叠层30并且其包括多个非导电层34、36与多个导电层38的层压叠层和电镀过孔32。为了形成完整的印刷电路板，堆叠两个组件20和30从而使得相应的过孔22和32对准，并且其被层压在一起，其中非导电层40介于中间，如图3中所示。非导电层40提供过孔22的导电镀层与过孔32的导电镀层中的开断，由此在图3的印刷电路板中形成两个分开的段。
[0006]图2和图3中所示的工艺被称为渐成式压法。渐成式压法的问题在于难以使所堆叠的组件的过孔恰好对准。如图3中所示，组件20中的过孔22的一条过孔中心线42没有与组件30中的过孔32的一条过孔中心线44恰好对准。这被称为层对层失准并且会导致性能问题。
[0007]在某些应用中，离印刷电路板的顶面或底面最近的导电层中的一个或多个层没有被设计成与过孔镀层互连。为了切断这一个或多个导电层的这种连接，执行回钻过程，其中，在过孔处向印刷电路板内钻孔。孔直径比过孔直径更宽，从而使得所钻的孔清除掉壁镀层，由此清除多个导电层之间的互连镀层。图4展示了回钻了过孔的常规印刷电路板的一部分的切出侧视图。除了已经向印刷电路板52内回钻了孔64以外，印刷电路板52与图1中的印刷电路板2类似。回钻孔64清除了过孔60中的镀层62的与印刷电路板52的几个底层位于相同位置的相应部分。剩余的镀层62为这些导电层58提供互连，然而，导电性最好的底层58’不再与这些导电层58互连，因为在孔64中清除了互连镀层62。重要的是，回钻工艺使这些导电层58完整无缺，这产生从最后的互连导电层58延伸出来的一条过孔短截线(stub)66。过孔短截线是过孔的不与电路串联连接的导电部分。过孔短截线越长，信号反射和退化就越大。如此，令人期望的是要最小化过孔短截线的长度。然而，常规回钻工艺具有高可变性并且难以控制过孔短截线的长度。此外，回钻耗时且昂贵。
[0008]发曰月概沭:
[0009]多个实施例涉及用于制造具有选择性内层连接作为同一过孔内的分开的段的电路板的选择性段过孔电镀工艺。耐电镀抗蚀剂被施用于内芯的导电层上并且然后在无电式电镀工艺后被剥落。对该耐电镀抗蚀剂上的这种无电式电镀剥离在过孔壁上造成镀层不连续性。在后续电镀过程中，由于这种镀层不连续性，不能对该插塞非导电层进行电镀。所产生的电路板结构在该过孔内具有多个分开的电互连段。该选择性段过孔电镀工艺使用单个层压步骤。
[0010]在一方面，披露了一种电路板。该电路板包括层压叠层，该层压叠层包括多个非导电层和多个导电层。该层压叠层进一步包括内插塞层。该内插塞层包括一个或多个耐电镀抗蚀剂层。过孔被形成为穿过该层压叠层，其中，除了该过孔穿过该内插塞层所在的地方以夕卜，该过孔的多个壁电镀有导电材料，由此形成过孔壁镀层不连续性。在某些实施例中，这些导电层中的每个层蚀刻有图案。在某些实施例中，该过孔包括穿过该层压叠层的整体的单个钻孔。在某些实施例中，该过孔壁镀层形成与和该过孔相交的多个导电层的多个电互连，并且该过孔壁镀层不连续性使第一电互连导电层段与第二电互连导电层段电绝缘。在某些实施例中，该一个或多个耐电镀抗蚀剂层偶联至该第一段的导电层并且偶联至该第二段的导电层。在某些实施例中，该一个或多个耐电镀抗蚀剂层防止一条从该第一段延伸出来的电镀短截线的形成。在某些实施例中，该一个或多个耐电镀抗蚀剂层防止一条从该第二段延伸出来的电镀短截线的形成。在某些实施例中，该电路板在该层压叠层内还包括一个或多个附加内芯层，其中，每个附加内芯层形成附加过孔壁镀层不连续性。在某些实施例中，每个附加过孔壁镀层不连续性产生附加电互连导电层段。在某些实施例中，该过孔壁镀层不连续性与该一个或多个耐电镀抗蚀剂层对准。在某些实施例中，该电路板还包括从该内插塞层中的该过孔中延伸出来的空腔。在某些实施例中，该内插塞层包括插塞非导电层、偶联至该插塞非导电层的第一表面的第一耐电镀抗蚀剂层和偶联至该插塞非导电层的第二表面的第二耐电镀抗蚀剂层。
[0011]在另一方面，披露了另一种电路板。该电路板包括层压叠层、被形成为穿过该层压叠层的过孔和从该过孔延伸出来的空腔。该层压叠层包括多个非导电层和多个导电层，其中，该层压叠层进一步包括内插塞层，该内插塞层包括一个或多个耐电镀抗蚀剂层。除了该过孔穿过该内插塞层所在的地方以外，该过孔的多个壁电镀有导电材料。该空腔从该内插塞层的该过孔中延伸出来，其中，该空腔形成过孔壁镀层不连续性。该过孔壁镀层形成与和该过孔相交的多个导电层的多个电互连，并且该过孔壁镀层不连续性使第一电互连导电层段与第二电互连导电层段电绝缘。在某些实施例中，这些导电层中的每个层蚀刻有图案。在某些实施例中，该过孔包括穿过该层压叠层的整体的单个钻孔。在某些实施例中，该一个或多个耐电镀抗蚀剂层偶联至该第一段的导电层并且偶联至该第二段的导电层。在某些实施例中，该一个或多个耐电镀抗蚀剂层防止一条从该第一段延伸出来的电镀短截线的形成。在某些实施例中，该一个或多个耐电镀抗蚀剂层防止一条从该第二段延伸出来的电镀短截线的形成。在某些实施例中，该电路板在该层压叠层内还包括一个或多个附加内芯层，其中，每个附加内芯层形成附加过孔壁镀层不连续性。在某些实施例中，每个附加过孔壁镀层不连续性产生附加电互连导电层段。在某些实施例中，该过孔壁镀层不连续性与该一个或多个耐电镀抗蚀剂层对准。在某些实施例中，该内插塞层包括插塞非导电层、偶联至该插塞非导电层的第一表面的第一耐电镀抗蚀剂层和偶联至该插塞非导电层的第二表面的第二耐电镀抗蚀剂层。
[0012]在又另一个方面，披露了一种多重网络结构。该多重网络结构包括电路板和插在该电路板的过孔内的销。该电路板包括层压叠层和该过孔。该层压叠层包括多个非导电层和多个导电层，其中，该层压叠层进一步包括内插塞层，该内插塞层包括一个或多个耐电镀抗蚀剂层。该过孔被形成为穿过该层压叠层。除了该过孔穿过该内插塞层所在的地方以外，该过孔的多个壁电镀有导电材料，由此形成过孔壁镀层不连续性。该过孔壁镀层形成与和该过孔相交的多个导电层的多个电互连，并且该过孔壁镀层不连续性使第一电互连导电层段与第二电互连导电层段电绝缘。该销电偶联至该第一和第二段中的每个段以提供从该第一和第二段中的每个段到该销的独立电连接。
[0013]在再又另一个方面，披露了一种制造电路板的方法。该方法包括形成层压叠层。该层压叠层包括多个非导电层、多个导电层以及内插塞层，其中，该内插塞层包括一个或多个耐电镀抗蚀剂层。该方法还包括形成穿过该层压叠层的过孔。该过孔穿过该一个或多个耐电镀抗蚀剂层，从而使得过孔壁的与该一个或多个耐电镀抗蚀剂层相对应的多个部分包括耐电镀抗蚀剂。该方法还包括剥离该一个或多个耐电镀抗蚀剂层的暴露在该过孔处的多个部分。该方法还包括执行无电式电镀工艺来对该过孔壁进行电镀，从而使得该镀层的多个部分形成在该过孔壁的包括耐电镀抗蚀剂的那些部分上。该方法还包括剥离该镀层的形成在该过孔壁的包括耐电镀抗蚀剂的那些部分上的那些部分并且剥离该一个或多个耐电镀抗蚀剂层的这些部分以在与该层压叠层内的该一个或多个耐电镀抗蚀剂层相重合的该第二过孔壁上形成多种过孔壁镀层不连续性。该方法还包括执行电镀工艺以进一步对该镀层的在该过孔壁上的剩余部分进行电镀的同时保持这些过孔壁镀层不连续性。在某些实施例中，该内插塞层包括插塞非导电层、偶联至该插塞非导电层的第一表面的第一耐电镀抗蚀剂层和偶联至该插塞非导电层的第二表面的第二耐电镀抗蚀剂层。在某些实施例中，执行该电镀工艺使该镀层的在该插塞非导电层上的一部分溶解，由此跨该整个内插塞层形成连续过孔壁镀层不连续性。在某些实施例中，剥离该镀层的这些部分并剥离该第一耐电镀抗蚀剂层和该第二耐电镀抗蚀剂层的这些部分以便自从该过孔延伸出来的多个相应空腔开始形成这些过孔壁镀层不连续性，其中，第一空腔与该第一耐电镀抗蚀剂层对准并且第二空腔与该层压叠层中的该第二耐电镀抗蚀剂层对准。在某些实施例中，剥离该一个或多个耐电镀抗蚀剂层的多个部分形成从该过孔延伸出来的空腔。
[0014]在某些实施例中，形成该层压叠层包括形成第一组件，该第一组件包括第一非导电层、偶联至该第一非导电层的第一表面的第一导电层、偶联至该第一非导电层的第二表面的第二导电层、以及偶联至该第二导电层的第一耐电镀抗蚀剂层。形成该层压叠层还可以包括形成第二组件，该第二组件包括第二非导电层、偶联至该第二非导电层的第一表面的第三导电层、偶联至该第二非导电层的第二表面的第四导电层、以及偶联至该第三导电层的第二耐电镀抗蚀剂层。形成该层压叠层还可以包括将该第一组件堆叠到该第二组件上，从而使得该第一耐电镀抗蚀剂层面向该第二耐电镀抗蚀剂层。形成该层压叠层还可以包括将至少一个附加非导电层和一个附加导电层堆叠到该第一组件的该第一导电层上并且堆叠到该第二组件的该第四导电层上，由此形成叠层。形成该层压叠层还可以包括对该叠层进行层压以形成该层压叠层。在某些实施例中，将该第一组件堆叠到该第二组件上包括将非导电层定位在其之间。
[0015]在某些实施例中，该方法还包括对该层压叠层中的这些导电层蚀刻图案。在某些实施例中，该过孔壁镀层形成与和该过孔相交的多个导电层的多个电互连，并且多种第二过孔壁镀层不连续性使第一电互连导电层段与第二电互连导电层段电绝缘。在某些实施例中，执行该电镀工艺包括对该第一段和对该第二段施电。在某些实施例中，该第一耐电镀抗蚀剂层防止一条从该第一段延伸出来的电镀短截线的形成。在某些实施例中，该第二耐电镀抗蚀剂层防止一条从该第二段延伸出来的电镀短截线的形成。在某些实施例中，形成该层压叠层进一步包括在该层压叠层内包括一个或多个附加内芯层，其中，每个附加内芯层形成多种附加过孔壁镀层不连续性。在某些实施例中，每个附加内芯层产生附加电互连导电层段。在某些实施例中，形成该过孔包括钻出穿过该层压叠层的整体的单个钻孔。
_6] 附图简要描述
[0017]参考附图描述了若干示例实施例，其中，相同的组件配备有相同的参考标号。这些示例实施例旨在说明而不限制本发明。这些附图包括以下图:
[0018]图1展示了常规印刷电路板的一部分的切出侧视图。
[0019]图2展示了后续有待用于形成印刷电路板的两个常规组件叠层的一部分的切出侧视图。
[0020]图3展示了图2中的两个组件叠层的渐成式压法。
[0021]图4展示了回钻了过孔的常规印刷电路板的一部分的切出侧视图。
[0022]图5展示了根据实施例的印刷电路板的一部分的切出侧视图。
[0023]图6至图12展示了用于制造图5中的印刷电路板的选择性段过孔电镀工艺中的各个步骤。
[0024]图13展示了根据另一个实施例的印刷电路板的一部分的切出侧视图。
[0025]图14展不了根据又另一个实施例的印刷电路板的一部分的切出侧视图。
[0026]图15展示了替代性层压步骤。
[0027]图16展示了图15的层压步骤产生的示例性印刷电路板。
[0028]实施方案的详细描述:
[0029]本申请的实施例涉及一种印刷电路板。本领域内的技术人员将认识到印刷电路板的以下详细描述仅是说明性的而不旨在以任何方式进行限制。具有本披露的权益的这样的技术人员将轻易地想到这种印刷电路板的其他实施例。
[0030]现在将详细参考如附图中所展示的印刷电路板的实现方式。贯穿附图和以下详细描述，相同的参考指示符将用于指代相同或相似的零件。为了清晰目的，在此描述的实现方式的常规特征没有被全部示出和描述。当然，将认识到，在任何这种实际实现方式的发展中，必须做出许多实现方式特定的决定以便实现开发者的特定目标，如与和应用以及商业相关的限制条件兼容，并且将认识到这些特定目标将因实现方式和因开发者而不同。而且，将认识到这样的开发工作可能复杂且耗时，但然而对本领域中具有本披露的权益的技术人员而目将是常规工程任务。
[0031]图5展示了根据实施例的印刷电路板的一部分的切出侧视图。使用选择性段过孔电镀工艺制造印刷电路板102，关于图6至图12描述了其实施例。印刷电路板102包括多个堆叠层，这些层由多个非导电层104、106和多个导电层108制成。这些非导电层可以由是芯结构或插塞组件的一部分的半固化片或基材制成。芯结构包括非导电层(如基材)、该非导电层的一个或两个相对表面上的有图案的导电层。通过向芯结构的表面施用耐电镀抗蚀剂层形成插塞组件。通过相邻地定位两个各自具有耐电镀抗蚀剂层118的插塞组件来形成内插塞层140。在图5中所示的示例性配置中，介于中间的非导电层106(如半固化片)定位在两个耐电镀抗蚀剂层118之间。通过堆叠中间介入非导电材料(如半固化片)的多个插塞结构和芯结构并且然后对该叠层进行层压来形成层压叠层。可以使用任何常规层压技术。图5中所示的示例性层压叠层具有两个插塞组件。应理解到，该层压叠层可以被制作成具有多于或少于两个插塞组件。图5中所示的示例性层压叠层没有包括还没有被形成在多个插塞组件内的多个芯结构。应理解到，该层压叠层可以被制作成包括一个或多个还没有被形成到多个插塞组件内的芯结构。通过钻孔穿过该层压叠层并且用导电材料(如铜)对该孔的壁进行电镀来形成过孔110。所产生的镀层112将多个选择性导电层108互连。内插塞层140在层压叠层形成过程中被选择性定位成用于将印刷电路板102分成段120和130。插塞140包括在电镀过程中阻止空腔115和区域114中形成镀层112的耐电镀抗蚀剂118。其结果是，段120中的镀层112与段130中的镀层112断开。这引起过孔110具有两个电绝缘的段120和130。段还可以被称为网，其是子电路。每个段提供与被插入到该过孔内的销的独立电连接。如此，具有多个段的印刷电路板是多网结构。
[0032]在本实施例中，两个耐电镀抗蚀剂层118的选择性定位基本上消除了从离这些空腔115最近的这些导电层108延伸出来的多条电镀短截线的形成。在某些实施例中，沉积在空腔115内的导电层108的暴露面上的薄镀层留下来。
[0033]PCB 102中的层的数量和插塞140在图5中所示的层压叠层内的位置仅是为了示例性目的。这种选择性段过孔电镀工艺允许自由地将各连续的内部导电层作为同一过孔内的分开的段互连。在图5中所示的示例性配置中，顶部的三个导电层被互连成为一个段，并且底部的三个导电层被互连成为另一个段。应理解到，不是所有段都需要具有相同数量的互连导电层。还应理解到，段可以具有多于或少于三个互连导电段。在图5中所示的示例性配置中，单个插塞140散布在印刷电路板102内。可替代地，多个这种插塞可以散布在印刷电路板内。包括多个附加插塞引起形成多个附加段。
[0034]图6至图12展示了用于制造图5中的印刷电路板102的选择性段过孔电镀工艺中的各个步骤。图6至图12中的每张图展示了短截线据各工艺步骤的印刷电路板的切出侧视图。在图6中，形成插塞组件122。插塞组件122包括芯结构和形成在该芯结构的表面上的耐电镀抗蚀剂层118。该芯结构是覆金属箔基材，包括形成在两个相对表面上的非导电基材层104和多个导电层108。应理解到，可以使用仅在该非导电层的一个表面上包括导电层的替代性芯结构。耐电镀抗蚀剂层118 (如液态可感光耐电镀抗蚀剂)被施用在这些导电层108之一上。应理解到，可以使用耐得住后续过孔壁电镀步骤的其他类型的耐电镀抗蚀剂。以类似方式制造一个或多个附加插塞组件。使用两个插塞组件制造每个内芯层。如此，所制造的插塞组件的数量取决于有待包括在层压叠层中的内芯层的数量。在图5的示例性实施例中，单个内芯层包括在该层压叠层中，并且如此，制造两个插塞组件。可选地，在印刷电路板有待包括还没有被形成到多个插塞组件内的一个或多个芯结构的情况下，可以在本阶段制造这一个或多个芯结构。
[0035]在图7中，形成层压叠层。插塞组件122被层压到另一个插塞组件122’上，其中非导电层106介于中间。插塞组件122和插塞组件122’被定向成使得每个组件的各自的耐电镀抗蚀剂层118面向彼此，如图7中所示。在图7中所示的示例性配置中，多个附加导电层108和多个介于中间的非导电层106被添加到该叠层的顶部和底部。单个层压步骤产生图7中所示的层压叠层。该层压叠层的顶部和底部上的这些附加导电层108蚀刻有图案。
[0036]在图8中，钻出孔穿过图7的层压叠层以形成过孔110。过孔110的形成使耐电镀抗蚀剂118暴露在过孔110的的侧壁上。
[0037]在图9，执行第一耐电镀抗蚀剂剥离工艺。在该第一耐电镀抗蚀剂剥离工艺过程中，清除耐电镀抗蚀剂118的一部分。耐电镀抗蚀剂118的另一部分在该耐电镀抗蚀剂剥离步骤后剩下。剥离耐电镀抗蚀剂的那部分在这些耐电镀抗蚀剂层118中的每一层处在过孔110周围形成空腔115。
[0038]在图10，执行去钻污过程来清除过孔110内的残留物。接下来，执行无电式电镀工艺以在过孔110的侧壁上形成镀层112’。在某些实施例中，铜被用作镀层材料。应理解到，可以使用其他镀层材料。镀层112’形成与各导电层108的互连。在插塞140的区域中，镀层112’形成在空腔115内的耐电镀抗蚀剂118以及两个耐电镀抗蚀剂层118之间的所暴露的插塞非导电层106上。
[0039]在图11，执行第二耐电镀抗蚀剂剥离工艺。在该第二耐电镀抗蚀剂剥离工艺过程中，清除附接到耐电镀抗蚀剂层118和耐电镀抗蚀剂材料118的另一部分上的两个镀层112’，从而进一步扩展这些空腔115。在图10的无电式电镀工艺过程中沉积的镀层112’没有良好地沉积到耐电镀抗蚀剂118上，并且因此耐电镀抗蚀剂118没有完全被镀层112’覆盖。并且，镀层112’与耐电镀抗蚀剂118之间的粘结力没有镀层112’与暴露在过孔内的其他层之间的粘结力强。如此，在该耐电镀抗蚀剂剥离工艺过程中，剥离化学过程在缺乏镀层112’覆盖的位置攻击耐电镀抗蚀剂118。随着耐电镀抗蚀剂118溶解，没有了对镀层112’的沉积在耐电镀抗蚀剂118上的部分的支撑，并且清除了镀层112’的此部分。残留的耐电镀抗蚀剂118量在该第二耐电镀抗蚀剂剥离步骤后剩下。
[0040]在图12中，执行电镀工艺，从而在过孔110的侧壁上产生更厚的镀层112。在某些实施例中，铜被用作镀层材料。为了执行该电镀工艺，对段120和130施电。然而，由于耐电镀抗蚀剂层118处的过孔壁镀层不连续性，附接到两个耐电镀抗蚀剂层118之间的插塞非导电层106上的镀层112’没有电连接。如此，在该电镀工艺过程中应用的电镀化学过程使此镀层112’溶解。此镀层112’的溶解相对于镀层112而言形成空腔114，该空腔形成在过孔110中，由此跨整个内插塞层140引起过孔壁镀层不连续性。
[0041]在某些实施例中，该插塞被定位在除了该层压叠层的中间以外的地方。图13展示了根据另一个实施例的印刷电路板的一部分的切出侧视图。印刷电路板202包括多个堆叠层，这些层由层压到另一个内插塞层240上的多个非导电层204、206和多个导电层208制成以便以与之前所述的类似的方式形成带有具有镀层212的过孔210的层压叠层。可以用与图6至图8中的插塞140类似的方式形成内插塞层240。所产生的内插塞层240包括空腔214和215，这些空腔跨整个内芯层240形成连续过孔壁镀层不连续性。
[0042]图13还展示了附加功能性，其中，该内插塞层被选择性地定位成朝向电路板的“背面”，由此以与回钻类似的方式有效地使背面处的选择的数量的导电层(例如，段230)与段220电绝缘。然而，在该选择性段过孔电镀工艺的情况下，没有如常规回钻工艺中所具有的多条过孔短截线。
[0043]在以上实施例中，单个内芯层包括在该层压叠层中。在其他实施例中，该层压叠层可以包括多个内芯层。图14展示了根据又另一个实施例的印刷电路板的一部分的切出侧视图。印刷电路板302包括两个内芯层340和360。可以用与之前所描述的那个方式类似的方式制作这些内芯层，如通过将两个插塞组件层压在一起。在图14中所示的示例性实施例中，与图6中的插塞组件122的单个耐电镀抗蚀剂层形成对比，该插塞组件可以被制造成将耐电镀抗蚀剂层施用于该芯结构的每个导电层上。这种在相对侧上具有耐电镀抗蚀剂层的插塞组件是图14中所示的段350的基础。然后，两个类型与插塞组件122类似的插塞可以与双面耐电镀抗蚀剂插塞组件堆叠在一起以形成内插塞层340和360。由多个非导电层304、306和多个导电层308制成的附加层被堆叠到内插塞层340和360上，并且对所产生的叠层进行层压以形成层压叠层。然后，对该层压叠层进行钻孔以形成过孔310。以上述那个方式类似的方式执行第一耐电镀抗蚀剂剥离步骤、无电式电镀步骤、第二耐电镀抗蚀剂剥离步骤和电镀步骤。所产生的内插塞层340和360各自包括多个耐电镀抗蚀剂层318和跨整个内芯层形成过孔壁镀层不连续性的空腔314和315。随着添加该第二内芯层，形成附加段 350。
[0044]在以上实施例中，通过对两个插塞组件(其中非导电层位于每个插塞组件的各自的耐电镀抗蚀剂层之间)进行层压来形成内芯层。可替代地，可以将这两个插塞组件层压在一起而不使非导电层介于每个插塞组件的各自的耐电镀抗蚀剂层中间。图15展示了替代性层压步骤。使用两个插塞组件422和422’制造该层压叠层，其中每个插塞组件422和422’各自的耐电镀抗蚀剂层418与在耐电镀抗蚀剂层118的位置处的部分被清除的插塞非导电层层压在一起以形成插塞440的基础。图16展示了图15的层压步骤产生的示例性印刷电路板402。
[0045]应理解到，据特定应用和应用要求，图6至图16的实施例中所示的插塞的各结构配置和位置可以互换。
[0046]该选择性段过孔电镀工艺允许自由地连接内层作为同一过孔内的分开的段。该选择性段过孔电镀工艺可以代替回钻和渐成式压法，同时实现与这两种工艺相同的设计。这节省了运行成本并且缩短了 PCB加工时间。与常规回钻工艺中不可控制的短截线长度相比较，该选择性段过孔电镀工艺基本上消除了电镀短截线并且因此改进了信号传输完整性。镀层短截线是过孔的不与电路串联连接的导电部分。通过基本上消除电镀短截线，当信号沿着过孔行进时，可以最小化信号反射和退化。当钻头的物理大小需要增加邻近钻孔的间距时，回钻步骤的消除还保存了印刷电路板上的不可用的基板面。与渐成式压法相比，该选择性段过孔电镀工艺需要单个装配层压，这赋予了穿过印刷电路板的整个厚度恰好的过孔对准，这提供了更好的总体层对层配准并且因此为电路布线提供了更多空间。该选择性段过孔电镀工艺还支持一次性钻孔步骤。
[0047]已经就结合了细节的特定实施例描述了本申请以便帮助理解附装了多个刚性组件的挠性印刷电路的构造和操作原理。各图中所示和描述的组件中的许多组件可以互换以实现所需的结果，并且本说明书应被读取成也包括这种互换。如此，在此对特定实施例及其细节的引用不旨在限制所附权利要求书的范围。对于本领域的技术人员而言将明显的是，在不脱离本申请的精神和范围的情况下可以对被选择用于说明的实施例做出修改。
【主权项】
1.一种电路板，包括: a.层压叠层，该层压叠层包括多个非导电层和多个导电层，其中，该层压叠层进一步包括内插塞层，该内插塞层包括一个或多个耐电镀抗蚀剂层；以及 b.被形成为穿过该层压叠层的过孔，其中，除了该过孔穿过该内插塞层所在的地方以夕卜，该过孔的多个壁电镀有导电材料，由此形成过孔壁镀层不连续性。2.如权利要求1所述的电路板，其中，这些导电层中的每个导电层蚀刻有图案。3.如权利要求1所述的电路板，其中，该过孔包括穿过该层压叠层的整体的单个钻孔。4.如权利要求1所述的电路板，其中，该过孔壁镀层形成与和该过孔相交的多个导电层的多个电互连，并且该过孔壁镀层不连续性使第一电互连导电层段与第二电互连导电层段电绝缘。5.如权利要求4所述的电路板，其中，该一个或多个耐电镀抗蚀剂层偶联至该第一段的导电层并且偶联至该第二段的导电层。6.如权利要求5所述的电路板，其中，该一个或多个耐电镀抗蚀剂层防止一条从该第一段延伸出来的电镀短截线的形成。7.如权利要求6所述的电路板，其中，该一个或多个耐电镀抗蚀剂层防止一条从该第二段延伸出来的电镀短截线的形成。8.如权利要求4所述的电路板，在该层压叠层内包括一个或多个附加内芯层，其中，每个附加内芯层形成附加过孔壁镀层不连续性。9.如权利要求8所述的电路板，其中，每个附加过孔壁镀层不连续性产生附加电互连导电层段。10.如权利要求1所述的电路板，其中，该过孔壁镀层不连续性与该一个或多个耐电镀抗蚀剂层对准。11.如权利要求1所述的电路板，进一步包括从该内插塞层中的该过孔中延伸出来的空腔。12.如权利要求1所述的电路板，其中，该内插塞层包括插塞非导电层、偶联至该插塞非导电层的第一表面的第一耐电镀抗蚀剂层和偶联至该插塞非导电层的第二表面的第二耐电镀抗蚀剂层。13.—种电路板，包括: a.层压叠层，该层压叠层包括多个非导电层和多个导电层，其中，该层压叠层进一步包括内插塞层，该内插塞层包括一个或多个耐电镀抗蚀剂层； b.被形成为穿过该层压叠层的过孔，其中，除了该过孔穿过该内插塞层所在的地方以夕卜，该过孔的多个壁电镀有导电材料；以及 c.从该内插塞层中的该过孔中延伸出来的空腔，其中该空腔形成过孔壁镀层不连续性，进一步地其中，该过孔壁镀层形成与和该过孔相交的多个导电层的多个电互连，并且该过孔壁镀层不连续性使第一电互连导电层段与第二电互连导电层段电绝缘。14.如权利要求13所述的电路板，其中，这些导电层中的每个导电层蚀刻有图案。15.如权利要求13所述的电路板，其中，该过孔包括穿过该层压叠层的整体的单个钻孔。16.如权利要求13所述的电路板，其中，该一个或多个耐电镀抗蚀剂层偶联至该第一段的导电层并且偶联至该第二段的导电层。17.如权利要求16所述的电路板，其中，该一个或多个耐电镀抗蚀剂层防止一条从该第一段延伸出来的电镀短截线的形成。18.如权利要求17所述的电路板，其中，该一个或多个耐电镀抗蚀剂层防止一条从该第二段延伸出来的电镀短截线的形成。19.如权利要求13所述的电路板，在该层压叠层内包括一个或多个附加内芯层，其中，每个附加内芯层形成附加过孔壁镀层不连续性。20.如权利要求19所述的电路板，其中，每个附加过孔壁镀层不连续性产生附加电互连导电层段。21.如权利要求13所述的电路板，其中，该过孔壁镀层不连续性与该一个或多个耐电镀抗蚀剂层对准。22.如权利要求13所述的电路板，其中，该内插塞层包括插塞非导电层、偶联至该插塞非导电层的第一表面的第一耐电镀抗蚀剂层和偶联至该插塞非导电层的第二表面的第二耐电镀抗蚀剂层。23.一种多重网络结构，包括: a.电路板，该电路板包括: 1.层压叠层，该层压叠层包括多个非导电层和多个导电层，其中，该层压叠层进一步包括内插塞层，该内插塞层包括一个或多个耐电镀抗蚀剂层；以及 ?.被形成为穿过该层压叠层的过孔，其中，除了该过孔穿过该内插塞层所在的地方以夕卜，该过孔的多个壁电镀有导电材料，由此形成过孔壁镀层不连续性，进一步地其中，该过孔壁镀层形成与和该过孔相交的多个导电层的多个电互连，并且该过孔壁镀层不连续性使第一电互连导电层段与第二电互连导电层段电绝缘；以及 b.插在该过孔内的销，其中，该销电偶联至该第一和第二段中的每个段以提供从该第一和第二段中的每个段到该销的独立电连接。24.—种制造电路板的方法，该方法包括: a.形成层压叠层，其中，该层压叠层包括多个非导电层、多个导电层以及内插塞层，其中，该内插塞层包括一个或多个耐电镀抗蚀剂层； b.形成穿过该层压叠层的过孔，其中，该过孔穿过该一个或多个耐电镀抗蚀剂层，从而使得过孔壁的与该一个或多个耐电镀抗蚀剂层相对应的多个部分包括耐电镀抗蚀剂； c.剥离该一个或多个耐电镀抗蚀剂层的暴露在该过孔处的多个部分； c.执行无电式电镀工艺来对该过孔壁进行电镀，从而使得该镀层的多个部分形成在该过孔壁的包括耐电镀抗蚀剂的那些部分上； d.剥离该镀层的形成在该过孔壁的包括耐电镀抗蚀剂的那些部分上的那些部分并且剥离该一个或多个耐电镀抗蚀剂层的这些部分以在与该层压叠层内的该一个或多个耐电镀抗蚀剂层相重合的该第二过孔壁上形成多种过孔壁镀层不连续性；以及 e.执行电镀工艺以进一步对该镀层的在该过孔壁上的剩余部分进行电镀的同时保持这些过孔壁镀层不连续性。25.如权利要求24所述的方法，其中，该内插塞层包括插塞非导电层、偶联至该插塞非导电层的第一表面的第一耐电镀抗蚀剂层和偶联至该插塞非导电层的第二表面的第二耐电镀抗蚀剂层。26.如权利要求25所述的方法，其中，执行该电镀工艺使该镀层的在该插塞非导电层上的一部分溶解，由此跨该整个内插塞层形成连续过孔壁镀层不连续性。27.如权利要求25所述的方法，其中，剥离该镀层的这些部分并剥离该第一耐电镀抗蚀剂层和该第二耐电镀抗蚀剂层的这些部分以便自从该过孔延伸出来的多个相应空腔开始形成这些过孔壁镀层不连续性，其中，第一空腔与该第一耐电镀抗蚀剂层对准并且第二空腔与该层压叠层中的该第二耐电镀抗蚀剂层对准。28.如权利要求24所述的方法，其中，剥离该一个或多个耐电镀抗蚀剂层的多个部分形成从该过孔延伸出来的空腔。29.如权利要求24所述的方法，其中，形成该层压叠层包括: a.形成第一组件，该第一组件包括第一非导电层、偶联至该第一非导电层的第一表面的第一导电层、偶联至该第一非导电层的第二表面的第二导电层、以及偶联至该第二导电层的第一耐电镀抗蚀剂层； b.形成第二组件，该第二组件包括第二非导电层、偶联至该第二非导电层的第一表面的第三导电层、偶联至该第二非导电层的第二表面的第四导电层、以及偶联至该第三导电层的第二耐电镀抗蚀剂层； c.将该第一组件堆叠到该第二组件上，从而使得该第一耐电镀抗蚀剂层面向该第二耐电镀抗蚀剂层； d.将至少一个附加非导电层和一个附加导电层堆叠到该第一组件的该第一导电层上并且堆叠到该第二组件的该第四导电层上，由此形成叠层；以及 e.对该叠层进行层压以形成该层压叠层。30.如权利要求29所述的方法，其中，将该第一组件堆叠到该第二组件上包括将非导电层定位在其之间。31.如权利要求24所述的方法，进一步包括对该层压叠层中的这些导电层蚀刻图案。32.如权利要求24所述的方法，其中，该第二过孔壁镀层形成与和该过孔相交的多个导电层的多个电互连，并且多种第二过孔壁镀层不连续性使第一电互连导电层段与第二电互连导电层段电绝缘。33.如权利要求32所述的方法，其中，执行该电镀工艺包括对该第一段和对该第二段施电。34.如权利要求32所述的方法，其中，该第一耐电镀抗蚀剂层防止一条从该第一段延伸出来的电镀短截线的形成。35.如权利要求34所述的方法，其中，该第二耐电镀抗蚀剂层防止一条从该第二段延伸出来的电镀短截线的形成。36.如权利要求32所述的方法，其中，形成该层压叠层进一步包括在该层压叠层内包括一个或多个附加内芯层，其中，每个附加内芯层形成多种附加过孔壁镀层不连续性。37.如权利要求36所述的方法，其中，每个附加内芯层产生附加电互连导电层段。38.如权利要求24所述的方法，其中，形成该过孔包括钻出单个钻孔穿过该层压叠层的整体。
【文档编号】H05K1/02GK106034377SQ201510121886
【公开日】2016年10月19日
【申请日】2015年3月19日
【发明人】余玛莉, 潘关
【申请人】马尔泰克技术有限公司