放大器的制造方法
【专利摘要】本发明的目的在于提供能够抑制不平衡且适于小型化的放大器。具备：多个第1放大元件，它们在封装件中沿输入侧分配电路设置，具有第1栅极焊盘和第1漏极焊盘；多个第2放大元件，它们在该封装件中沿输出侧合成电路设置，具有第2栅极焊盘和第2漏极焊盘；第1输入导线，其将该输入侧分配电路和该第1栅极焊盘连接；第2输入导线，其将该输入侧分配电路和该第2栅极焊盘连接；第1输出导线，其将该第1漏极焊盘和该输出侧合成电路连接；以及第2输出导线，其将该第2漏极焊盘和该输出侧合成电路连接，该多个第1放大元件和该多个第2放大元件设置为交错状，该第1输入导线和该第2输入导线的长度相等，该第1输出导线和该第2输出导线的长度相等。
【专利说明】
放大器
技术领域
[0001]本发明涉及一种放大器，其将多个放大元件的输出进行合成而得到高输出。
【背景技术】
[0002]在专利文献I中，公开了一种具备多个放大元件的高输出电力放大器。如果向多个放大元件供给不同相位的信号，则信号中产生相位差，对信号进行合成时的合成效率降低。为了避免该问题，在专利文献I的放大器中，使经由短导线向放大元件传送信号的传输线路变长，使经由长导线向放大元件传送信号的传输线路变短。
[0003]专利文献1:日本特开平10 — 327031号公报
【发明内容】
[0004]如上所述，优选对多个放大元件施加相同相位的信号。但是，在如专利文献I所示对传输线路的长度进行调整的情况下，用基板之上的传输线路实现导线的高阻抗特性并不容易，无法将相位差和阻抗的差设得足够小。因此，在专利文献I的放大器中产生不平衡。需要一种能够抑制不平衡、并且适于小型化的放大器。
[0005]本发明就是为了解决上述课题而提出的，其目的在于提供一种能够抑制不平衡、并且适于小型化的放大器。
[0006]本发明所涉及的放大器的特征在于，具备:封装件;输入侧分配电路，其设置在该封装件中；输出侧合成电路，其设置在该封装件中；多个第I放大元件，它们具有第I栅极焊盘和第I漏极焊盘，该多个第I放大元件在该封装件中沿该输入侧分配电路设置;多个第2放大元件，它们具有第2栅极焊盘和第2漏极焊盘，该多个第2放大元件在该封装件中沿该输出侧合成电路设置，与该第I放大元件具有相同的形状;第I输入导线，其将该输入侧分配电路和该第I栅极焊盘连接;第2输入导线，其将该输入侧分配电路和该第2栅极焊盘连接;第I输出导线，其将该第I漏极焊盘和该输出侧合成电路连接；以及第2输出导线，其将该第2漏极焊盘和该输出侧合成电路连接，该多个第I放大元件和该多个第2放大元件设置为交错状，该第I输入导线和该第2输入导线的长度相等，该第I输出导线和该第2输出导线的长度相等。
[0007]本发明所涉及的其他放大器的特征在于，具备:封装件;输入侧分配电路，其设置在该封装件中；输出侧合成电路，其设置在该封装件中；多个第I放大元件，它们具有第I栅极焊盘和第I漏极焊盘，该多个第I放大元件在该封装件中沿该输入侧分配电路设置;多个第2放大元件，它们具有第2栅极焊盘和第2漏极焊盘，该多个第2放大元件在该封装件中沿该输出侧合成电路设置，与该第I放大元件具有相同的形状；中间基板，其设置在该多个第I放大元件和该多个第2放大元件之间，形成有第I图案和第2图案;输入导线，其将该输入侧分配电路和该第I栅极焊盘连接;第I连接导线，其将该输入侧分配电路和第I图案连接;第2连接导线，其将该第I图案和该第2栅极焊盘连接;输出导线，其将该第2漏极焊盘和该输出侧合成电路连接;第3连接导线，其将该第I漏极焊盘和该第2图案连接；以及第4连接导线，其将该第2图案和该输出侧合成电路连接，该多个第I放大元件和该多个第2放大元件设置为交错状，该输入导线的长度等于以下3个长度之和，S卩，该第I连接导线的长度、该第2连接导线的长度、以及该第I图案的从该第I连接导线的固定点起到该第2连接导线的固定点为止的长度，该输出导线的长度等于以下3个长度之和，S卩，该第3连接导线的长度、该第4连接导线的长度、以及该第2图案的从该第3连接导线的固定点起到该第4连接导线的固定点为止的长度。
[0008]发明的效果
[0009]根据本发明，将多个放大元件配置为交错状，并且将从输入侧分配电路向多个放大元件的栅极焊盘的信号路径长度进行了统一，将从多个放大元件的漏极焊盘向输出侧合成电路的信号路径长度进行了统一，因而能够提供一种能够抑制不平衡，并且适于小型化的放大器。
【附图说明】
[0010]图1是实施方式I所涉及的放大器的俯视图。
[0011]图2是图1的局部放大图。
[0012]图3是对比例所涉及的放大器的俯视图。
[0013]图4是实施方式2所涉及的放大器的俯视图。
[0014]图5是表示仿真结果的曲线图。
[0015]图6是实施方式3所涉及的放大器的俯视图。
[0016]图7是图6的局部放大图。
[0017]图8是实施方式4所涉及的放大器的俯视图。
[0018]图9是对比例所涉及的放大器的俯视图。
[0019]图10是变形例所涉及的放大器的俯视图。
[0020]图11是其他变形例所涉及的放大器的俯视图。
[0021 ]图12是实施方式5所涉及的放大器的俯视图。
[0022]图13是变形例所涉及的放大器的俯视图。
[0023]图14是实施方式6所涉及的放大器的俯视图。
[0024]图15是图14的局部放大图。
[0025]图16是变形例所涉及的放大器的俯视图。
[0026]标号的说明
[0027]10封装件，12输入端子，14输入端子导线，16输入侧分配电路，16P分配图案，18、20第I放大元件，22、24第2放大元件，34输出侧合成电路，34P合成图案，36输出端子，38输出端子导线，100中间基板，10a第I图案，10b第2图案，102第I连接导线，104第2连接导线，106第3连接导线，108第4连接导线，？1输入点，？2、？3、？4、？5输出点，？10输出点，？11、？12、？13、P14输入点
【具体实施方式】
[0028]参照附图，对本发明的实施方式所涉及的放大器进行说明。对相同或相对应的构成要素标注相同的标号，有时省略重复的说明。
[0029]实施方式I
[0030]图1是本发明的实施方式I所涉及的放大器的俯视图。该放大器具备封装件(package) 10。在封装件10安装有输入端子12。在封装件10中设置有输入侧分配电路16。输入侧分配电路16例如是通过对氧化铝基板实施镀金而形成的。输入侧分配电路16和输入端子12由输入端子导线14连接。
[0031]在封装件10，以与输入端子12相对的方式安装有输出端子36。在封装件10中设置有输出侧合成电路34。输出侧合成电路34例如是通过对氧化铝基板实施镀金而形成的。输出侧合成电路34和输出端子36由输出端子导线38连接。
[0032]沿输入侧分配电路16设置有第I放大元件18、20。第I放大元件18、20例如是FET芯片。第I放大元件18、20在俯视时为长方形。在第I放大元件18、20的旁边，沿输出侧合成电路34设置有第2放大元件22、24。第2放大元件22、24具有与第I放大元件18、20相同的形状。
[0033]第I放大元件18、20在它们的长边方向上排列成I列。第2放大元件22、24在它们的长边方向上排列成I列。换言之，在元件宽度方向上，排列有2列放大元件。也可以将大于或等于3个第I放大元件沿输入侧分配电路16排列，将大于或等于3个第2放大元件沿输出侧合成电路34排列。
[0034]第I放大元件18、20和第2放大元件22、24设置为交错(staggered)状。即，虽然在I个第I放大元件的旁边重叠设置I个第2放大元件，但它们是将元件的长边方向位置错开而设置的。
[0035]图2是图1的局部放大图。第I放大元件18具备第I漏极焊盘18b和2个第I栅极焊盘18a。第I放大元件20具备第I漏极焊盘20b和2个第I栅极焊盘20a。第I栅极焊盘18a、20a位于输入侧分配电路16侧，第I漏极焊盘18b、20b位于输出侧合成电路34侧。
[0036]第2放大元件22具备第2漏极焊盘22b和2个第2栅极焊盘22a。第2放大元件24具备第2漏极焊盘24b和2个第2栅极焊盘24a。第2栅极焊盘22a、24a位于输入侧分配电路16侧，第2漏极焊盘22b、24b位于输出侧合成电路34侧。
[0037]输入侧分配电路16和第I栅极焊盘18a、20a由第I输入导线30A连接。第I输入导线30A设置有多根(4根)。输入侧分配电路16和第2栅极焊盘22a、24a由第2输入导线30B连接。第2输入导线30B设置有多根(4根)。第I输入导线30A和第2输入导线30B的长度相等。
[0038]第I漏极焊盘18b、20b和输出侧合成电路34由第I输出导线32A连接。第I输出导线32A设置有多根(4根)。第2漏极焊盘22b、24b和输出侧合成电路34由第2输出导线32B连接。第2输出导线32B设置有多根(4根)。第I输出导线32A和第2输出导线32B的长度相等。上述各导线例如是金线。
[0039]高频信号从输入端子12经由输入端子导线14被传输至输入侧分配电路16。并且，高频信号被分配至第I输入导线30A和第2输入导线30B，由放大元件进行放大。将放大后的高频信号经过第I输出导线32A和第2输出导线32B而由输出侧合成电路34进行合成。合成后的信号经由输出端子导线38到达输出端子36。如上述所示，该放大器构成了分配合成型的高输出放大器。
[0040]图3是对比例所涉及的放大器的俯视图。在对比例的放大器中，多个放大元件50沿输入侧分配电路16排列成I列。在此情况下，在放大元件的长边方向上需要较大的空间，放大器的小型化是困难的。
[0041]与此相对，在本发明的实施方式I所涉及的放大器中，将多个放大元件设置为交错形，因而在放大元件的长边方向上不需要较大的空间，适于小型化。在向图1的放大器追加放大元件的情况下，在第2放大元件22、24和输出侧合成电路34之间以成为交错形的方式设置新的放大元件。因此，即使增加放大元件的数量，在放大元件的长边方向上也不需要较大的空间，仅在放大元件的宽度方向上需要一些空间。另外，在将大量放大元件在放大元件的宽度方向上排列的情况下，通过使输入侧分配电路16或者输出侧合成电路34弯曲(变形)，从而能够吸收放大元件所占空间的增大量。此外，通过将多个放大元件设置为交错形，从而能够避免例如第I输入导线30A和第2输入导线30B接触等导线干扰。
[0042]在本发明的实施方式I所涉及的放大器中，将第I输入导线30A和第2输入导线30B的长度设为相等，因而能够对第I放大元件18、20和第2放大元件22、24传输同相位的信号。此外，将第I输出导线32A和第2输出导线32B的长度设为相等，因而各放大元件的输出电力由输出侧合成电路34以同相位进行合成。因此，能够防止由于对不同相位的输出电力进行合成而造成的合成效率的降低。这样，能够抑制不平衡。
[0043]另外，为了使放大器高输出化，有时将放大元件在放大元件的宽度方向上加长。如果以上述方式增大放大元件，则在高频带，在放大元件内产生相位差，由此，放大元件变得不均一地动作，导致放大元件的输出以及效率的降低。但是，根据本发明的实施方式I所涉及的放大器，该放大器是即使增加放大元件的数量也适于小型化的结构，因而不需要在宽度方向上增大放大元件。因此，无需使放大元件的宽度增大，仅增加放大元件的数量即可使放大器高输出化。因此，通过维持高频带的放大元件内相位差，从而能够避免上述问题，使放大器高输出化。
[0044]在将多个放大元件设置为交错形的情况下，应该使导线不与放大元件接触。为了不使导线在不希望的部位与放大元件接触，优选使输入侧分配电路16和输出侧合成电路34与放大元件相比足够厚。通过这样做，例如能够将第2输入导线30B设在第I放大元件18、20的足够上方，能够将第I输出导线32A设在第2放大元件22、24的足够上方。通常的放大元件的芯片厚度小于或等于ΙΟΟμπι。因此，优选使得输入侧分配电路16和输出侧合成电路34是例如对具有0.2mm、0.254mm、0.635mm、或者Imm中的任意厚度的氧化招基板实施镀金而得到的，从而防止导线和放大元件的接触。或者，也可以使输入侧分配电路16和输出侧合成电路34 是例如对具有0.18111111、0.2111111、0.25111111、0.3111111、0.381]1111、或者0.41111]1中的任意厚度，且相对介电常数为38、89、或150中的任意值的高介电常数基板实施镀金而得到的。
[0045]本发明的实施方式I所涉及的放大器能够在不失去其特征的范围内进行各种变形。例如，在放大元件的长边方向上有空间的情况下，也可以在放大元件的长边方向上排列大于或等于3个放大元件。下面的实施方式也是相同的。此外，下面的实施方式所涉及的放大器与实施方式I的共同点多，因而以与实施方式I的不同点为中心进行说明。
[0046]实施方式2
[0047]图4是实施方式2所涉及的放大器的俯视图。第I放大元件18、20和第2放大元件22、24之间的间隔(Xl)大于或等于2mm且小于或等于4mm。通过使第I放大元件18、20和第2放大元件22、24之间的间隔足够大，从而能够防止在动作时变为高温的多个放大元件相互提升彼此的温度而使放大元件的输出降低。
[0048]图5是表示放大元件间距离和放大元件温度之间的关系的仿真结果的曲线图。横轴是放大元件的短边方向的放大元件间距离。在该仿真中，以下述放大器为模型，即，作为热源的放大元件的宽度为1mm，长度为4_，厚度为0.1mm，在元件宽度方向上排列2个放大元件，在元件长边方向上以0.1mm的间隔安装3个放大元件。假设放大元件安装在铜基座之上。根据图5可知，在放大元件间距离大于或等于2_时，放大元件温度的变化量开始饱和，如果该距离变为大于或等于4mm，则放大元件温度和放大元件间距离的相关性基本消失。因此，能够通过将放大元件间距离设为大于或等于2mm且小于或等于4mm，从而抑制放大元件相互提升彼此的温度。
[0049]实施方式3
[0050]图6是实施方式3所涉及的放大器的俯视图。在第I放大元件18、20和第2放大元件22、24之间，设置有中间基板100(直通(through)线路基板)。图7是图6的局部放大图。中间基板100具备氧化铝基板，该氧化铝基板具有例如0.2mm, 0.254mm, 0.635mm、或者Imm中的任意厚度。在该氧化铝基板之上，形成有第I图案10a和第2图案100b。第I图案10a和第2图案10b具有例如宽度为0.1mm的细长的形状。
[0051]输入侧分配电路16和第I栅极焊盘18a、20a通过输入导线30E连接。输入侧分配电路16和第I图案10a由第I连接导线102连接。第I图案10a和第2栅极焊盘22a、24a由第2连接导线104连接。
[0052]第2漏极焊盘22b、24b和输出侧合成电路34由输出导线32E连接。第I漏极焊盘18b、20b和第2图案10b由第3连接导线106连接。第2图案10b和输出侧合成电路34由第4连接导线108连接。
[0053]输入导线30E的长度等于以下3个长度之和，S卩，第I连接导线102的长度、第2连接导线104的长度、以及第I图案10a的从第I连接导线102的固定点起到第2连接导线104的固定点为止的长度。即，从输入侧分配电路16起到第I栅极焊盘18a、20a为止的信号路径长度，与从输入侧分配电路16起到第2栅极焊盘22a、24a为止的信号路径长度相等。
[0054]输出导线32E的长度等于以下3个长度之和，S卩，第3连接导线106的长度、第4连接导线108的长度、以及第2图案10b的从第3连接导线106的固定点起到第4连接导线108的固定点为止的长度。即，从第I漏极焊盘18b、20b起到输出侧合成电路34为止的信号路径长度，与从第2漏极焊盘22b、24b起到输出侧合成电路34为止的信号路径长度相等。
[0055]根据本发明的实施方式3所涉及的放大器，能够通过使第I放大元件18、20和第2放大元件22、24的距离足够远，从而防止放大元件相互提高彼此的温度。但是，如果将放大元件的间隔增大，则必须相应地使第1、第2输入导线和第1、第2输出导线变长。如果使导线变长，则导线长度的制造波动变大，有可能在放大元件间产生不均一动作，导致输出或效率的降低这样的特性劣化。
[0056]因此，在本发明的实施方式3中，在放大元件间设置了与导线连接相比波动小的中间基板100。对应于中间基板100的设置，导线长度相应地变短，能够抑制导线长度的波动。
[0057]实施方式4
[0058]图8是实施方式4所涉及的放大器的俯视图。第I放大元件18、20以及第2放大元件22、24位于使图1的放大元件旋转90度后的位置。因此，向第I放大元件18、20的信号输入方向、第I放大元件18、20的信号输出方向、向第2放大元件22、24的信号输入方向、以及第2放大元件22、24的信号输出方向，成为与将输入端子12和输出端子36连结的线相交叉的方向。与将输入端子12和输出端子36连结的线平行的方向被称为传输方向。
[0059]输入侧分配电路设置有2个。输入侧分配电路16a与输入端子导线14连接。输入侧分配电路16a的形状是在与传输方向垂直的方向上较长的长方形。输入侧分配电路16b经由导线110与输入侧分配电路16a连接。输入侧分配电路16b的形状是在传输方向上较长的长方形。第I输入导线30A和第2输入导线30B在与传输方向垂直的方向上延伸，将输入侧分配电路16b和放大元件连接。
[0060]输出侧合成电路设置有2个。输出侧合成电路34b与输出端子导线38连接。输出侧合成电路34b的形状是在与传输方向垂直的方向上较长的长方形。输出侧合成电路34a经由导线112与输出侧合成电路34b连接。输出侧合成电路34a的形状是在传输方向上较长的长方形。第I输出导线32A和第2输出导线32B在与传输方向垂直的方向上延伸，将放大元件和输出侧合成电路34a连接。
[0061]图9是对比例所涉及的放大器的俯视图。在对比例的放大器中，高频信号从输入侧分配电路16A被传输至输入侧分配电路16B，在与传输方向垂直的方向(在图9中是上下方向)上前进，由放大元件进行放大。用放大元件150放大后的信号经由输出侧合成电路34A到达输出侧合成电路34C。用放大元件152放大后的信号经由输出侧合成电路34B到达输出侧合成电路34C。因此，需要3片输出侧合成电路34A、34B、34C。
[0062]如果如该对比例这样，放大元件150的从栅极焊盘朝向漏极焊盘的朝向与放大元件152的从栅极焊盘朝向漏极焊盘的朝向为相反方向，则需要对放大元件150、152分别准备各自的匹配电路基板(输出侧合成电路)。
[0063]与此相对，在本发明的实施方式4所涉及的放大器中，对于所有放大元件，从栅极焊盘朝向漏极焊盘的方向相同，因而能够将输出侧合成电路汇集为I个。由此，与对比例的放大器相比，能够减少基板数。
[0064]图10是变形例所涉及的放大器的俯视图。第I放大元件18、20和第2放大元件22、24之间的间隔大于或等于2mm且小于或等于4mm。由此，能够防止放大元件相互提高彼此的温度。
[0065]图11是其他变形例所涉及的放大器的俯视图。在第I放大元件18、20和第2放大元件22、24之间，设置有中间基板100。关于与放大元件的栅极焊盘和漏极焊盘相连接的导线的长度，如在实施方式3中所说明的那样，调整为不会产生不平衡。因此，能够充分设置第I放大元件18、20和第2放大元件22、24之间的间隔而改善热特性，并且能够用中间基板100抑制导线长度的波动。此外，本发明的实施方式4所涉及的放大器在不失去其特征的范围内，除了上述变形以外，还能够进行各种变形。
[0066]实施方式5
[0067]实施方式I?4的放大元件是多单元构造，该多单元构造是指，在I个放大元件(FET芯片)并入有多个单位单元(unit cell)的晶体管。与此相对，实施方式5的放大元件由单位单元构造形成，该单位单元构造是指，在I个放大元件(FET芯片)设置有I个单位单元的晶体管。
[0068]图12是实施方式5所涉及的放大器的俯视图。放大元件150、152、154分别由单位单元构成。第2放大元件160、162、164也分别由单位单元构成。单位单元构造的放大元件与多单元构造的放大元件相比，芯片尺寸小。因此，能够增大放大元件间的间隔，因而容易抑制放大元件的温度上升。例如，在采用了多单元构造的放大元件的情况下，有时元件温度变高，放大元件的输出降低。在这样的情况下，通过如图12这样采用单位单元构造的放大元件，从而能够抑制元件温度的上升。
[0069]图13是变形例所涉及的放大器的俯视图。图13的单位单元构造的放大元件位于使图12的放大元件旋转90度后的位置。能够通过以上述方式配置放大元件，从而提高构成放大器的部件的布局的自由度。
[0070]实施方式6
[0071]图14是实施方式6所涉及的放大器的俯视图。设置有形成了分配图案16P的输入侧分配电路16。输入端子导线14将输入端子12和分配图案16P连接。此外，该放大器具备形成有合成图案34P的输出侧合成电路34。输出端子导线38将输出端子36和合成图案34P连接。在输入侧分配电路16和输出侧合成电路34之间，设置有具有栅极焊盘200a和漏极焊盘200b的第I放大元件200、以及具有栅极焊盘202a和漏极焊盘202b的第2放大元件202。
[0072]图15是图14的局部放大图。将分配图案16P中的、接有输入端子导线14的部位称为输入点Pl。第I放大元件200的栅极焊盘200a和分配图案16P由第I输入导线30a、30b连接。分配图案16P中的、连接有第I输入导线30a、30b的部位是输出点P2、P3。
[0073]第2放大元件202的栅极焊盘202a和分配图案16P由第2输入导线30c、30d连接。分配图案16P中的、连接有第2输入导线30c、30d的部位是输出点P4、P5。并且，分配图案16P被形成为，使从输入点Pl起到输出点P2、P3、P4、P5为止的信号路径长度均一。
[0074]将合成图案34P中的、接有输出端子导线38的部位称为输出点P10。第I放大元件200的漏极焊盘200b和合成图案34P由第I输出导线32a、32b连接。合成图案34P中的、连接有第I输出导线32a、32b的部位是输入点P11、P12。
[0075]第2放大元件202的漏极焊盘202b和合成图案34P由第2输出导线32c、32d连接。合成图案34P中的、连接有第2输出导线32c、32d的部位是输入点P13、P14。并且，合成图案34P被形成为，使从输出点？10起到输入点？11、？12、？13、？14为止的信号路径长度均一。
[0076]优选对所有放大元件的动作波动进行抑制，使它们均一地动作。因此，在本发明的实施方式6中，将第I输入导线30a、30b和第2输入导线30c、30d的导线长度进行了统一。此夕卜，通过对分配图案16P的形状进行调整，从而使从输入点Pl起到输出点P2、P3、P4、P5为止的信号路径长度均一。此外，将第I输出导线32a、32b和第2输出导线32c、32d的导线长度进行了统一。并且，通过对合成图案34P的形状进行调整，从而使从输出点PlO起到输入点P11、P12、P13、P14为止的信号路径长度均一。因此，能够消除电路的不平衡，使多个放大元件均一地动作。此外，在从图15的结构出发使放大元件的数量增加的情况下，与之相应地，使分配图案和合成图案的数量增加。
[0077]也能够将这样的分配图案和合成图案的调整方法应用于具有中间基板的放大器。图16是变形例所涉及的放大器的俯视图。输入导线30E和第I连接导线102与分配图案连接。2个分配图案均形成为，使从接有输入端子导线14的输入点起到连接有输入导线30E以及第I连接导线102的输出点为止的信号路径长度均一。
[0078]第4连接导线108和输出导线32E与合成图案连接。2个合成图案均形成为，使从接有输出端子导线38的输出点起到连接有第4连接导线108以及输出导线32E的输入点为止的信号路径长度均一。
[0079]在允许略微的不平衡的情况下，也可以在图14?16的结构中省略分配图案或合成图案。通过省略分配图案或合成图案，从而能够使制造成本降低。此外，也可以将在此之前说明的各实施方式所涉及的放大器的特征适当组合而使用。
【主权项】
1.一种放大器，其特征在于，具备: 封装件； 输入侧分配电路，其设置在所述封装件中； 输出侧合成电路，其设置在所述封装件中； 多个第I放大元件，它们具有第I栅极焊盘和第I漏极焊盘，所述多个第I放大元件在所述封装件中沿所述输入侧分配电路设置； 多个第2放大元件，它们具有第2栅极焊盘和第2漏极焊盘，所述多个第2放大元件在所述封装件中沿所述输出侧合成电路设置，与所述第I放大元件具有相同的形状； 第I输入导线，其将所述输入侧分配电路和所述第I栅极焊盘连接； 第2输入导线，其将所述输入侧分配电路和所述第2栅极焊盘连接； 第I输出导线，其将所述第I漏极焊盘和所述输出侧合成电路连接；以及 第2输出导线，其将所述第2漏极焊盘和所述输出侧合成电路连接， 所述多个第I放大元件和所述多个第2放大元件设置为交错状，所述第I输入导线和所述第2输入导线的长度相等， 所述第I输出导线和所述第2输出导线的长度相等。2.根据权利要求1所述的放大器，其特征在于，具备: 输入端子，其安装于所述封装件； 输出端子，其安装于所述封装件； 分配图案，其为所述输入侧分配电路的图案；以及 输入端子导线，其将所述输入端子和所述分配图案连接， 所述第I输入导线和所述第2输入导线与所述分配图案连接， 所述分配图案被形成为，使从接有所述输入端子导线的输入点起到连接有所述第I输入导线以及所述第2输入导线的输出点为止的信号路径长度均一。3.根据权利要求1所述的放大器，其特征在于，具备: 输入端子，其安装于所述封装件； 输出端子，其安装于所述封装件； 合成图案，其为所述输出侧合成电路的图案；以及 输出端子导线，其将所述输出端子和所述合成图案连接， 所述第I输出导线和所述第2输出导线与所述合成图案连接， 所述合成图案被形成为，使从接有所述输出端子导线的输出点起到连接有所述第I输出导线以及所述第2输出导线的输入点为止的信号路径长度均一。4.一种放大器，其特征在于，具备: 封装件； 输入侧分配电路，其设置在所述封装件中； 输出侧合成电路，其设置在所述封装件中； 多个第I放大元件，它们具有第I栅极焊盘和第I漏极焊盘，所述多个第I放大元件在所述封装件中沿所述输入侧分配电路设置； 多个第2放大元件，它们具有第2栅极焊盘和第2漏极焊盘，所述多个第2放大元件在所述封装件中沿所述输出侧合成电路设置，与所述第I放大元件具有相同的形状； 中间基板，其设置在所述多个第I放大元件和所述多个第2放大元件之间，形成有第I图案和第2图案； 输入导线，其将所述输入侧分配电路和所述第I栅极焊盘连接； 第I连接导线，其将所述输入侧分配电路和第I图案连接； 第2连接导线，其将所述第I图案和所述第2栅极焊盘连接； 输出导线，其将所述第2漏极焊盘和所述输出侧合成电路连接； 第3连接导线，其将所述第I漏极焊盘和所述第2图案连接；以及 第4连接导线，其将所述第2图案和所述输出侧合成电路连接， 所述多个第I放大元件和所述多个第2放大元件设置为交错状， 所述输入导线的长度等于以下3个长度之和，S卩，所述第I连接导线的长度、所述第2连接导线的长度、以及所述第I图案的从所述第I连接导线的固定点起到所述第2连接导线的固定点为止的长度， 所述输出导线的长度等于以下3个长度之和，S卩，所述第3连接导线的长度、所述第4连接导线的长度、以及所述第2图案的从所述第3连接导线的固定点起到所述第4连接导线的固定点为止的长度。5.根据权利要求4所述的放大器，其特征在于， 所述中间基板具备氧化招基板，该氧化招基板具有0.2mm、0.254mm、0.635mm、或者Imm中的任意厚度， 在所述氧化铝基板之上，设置有所述第I图案和所述第2图案，所述第I图案和所述第2图案的宽度为0.1mm。6.根据权利要求4或5所述的放大器，其特征在于，具备: 输入端子，其安装于所述封装件； 输出端子，其安装于所述封装件； 分配图案，其为所述输入侧分配电路的图案；以及 输入端子导线，其将所述输入端子和所述分配图案连接， 所述输入导线和所述第I连接导线与所述分配图案连接， 所述分配图案被形成为，使从接有所述输入端子导线的输入点起到连接有所述输入导线以及所述第I连接导线的输出点为止的信号路径长度均一。7.根据权利要求4或5所述的放大器，其特征在于，具备: 输入端子，其安装于所述封装件； 输出端子，其安装于所述封装件； 合成图案，其为所述输出侧合成电路的图案；以及 输出端子导线，其将所述输出端子和所述合成图案连接， 所述第4连接导线和所述输出导线与所述合成图案连接， 所述合成图案被形成为，使从接有所述输出端子导线的输出点起到连接有所述第4连接导线以及所述输出导线的输入点为止的信号路径长度均一。8.根据权利要求1?5中任一项所述的放大器，其特征在于， 所述输入侧分配电路和所述输出侧合成电路是对具有0.2mm、0.254mm、0.635mm、或者Imm中的任意厚度的氧化招基板实施镀金而得到的，或者是对具有0.18mm、0.2mm、0.25mm、0.3mm、0.38mm、或者0.4mm中的任意厚度且相对介电常数为38、89、或150中的任意值的高介电常数基板实施了镀金而得到的。9.根据权利要求1?5中任一项所述的放大器，其特征在于， 所述多个第I放大元件和所述多个第2放大元件之间的间隔大于或等于2mm且小于或等于 4mm ο10.根据权利要求1?5中任一项所述的放大器，其特征在于， 所述多个第I放大元件的每一个、和所述多个第2放大元件的每一个，分别由单位单元构成。11.根据权利要求1、4、5中任一项所述的放大器，其特征在于，具备: 输入端子，其安装于所述封装件；以及 输出端子，其安装于所述封装件， 向所述多个第I放大元件的信号输入方向、所述多个第I放大元件的信号输出方向、向所述多个第2放大元件的信号输入方向、以及所述多个第2放大元件的信号输出方向，是与将所述输入端子和所述输出端子连结的线相交叉的方向。
【文档编号】H03F3/68GK106059518SQ201610236702
【公开日】2016年10月26日
【申请日】2016年4月15日
【发明人】小坂尚希, 前原宏昭, 金谷康, 宫下美代, 山本和也
【申请人】三菱电机株式会社