一种应用于亚速率时钟数据恢复电路的Bang?Bang鉴相器的制造方法
【专利摘要】本发明公开了一种应用于亚速率时钟数据恢复电路的Bang?Bang鉴相器，包括：多个数据采样器、一个边沿采样器、多个数据同步器、一个边沿同步器和两个异或门。本发明中，通过设置两个异或门，两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。本发明有效减少了1/N速率Bang?Bang鉴相器采样所需的多相时钟数目，从而改善了整个时钟数据恢复电路的抖动性能，并降低了时钟恢复环路里Bang?Bang鉴相器和压控振荡器等模块的工作频率。
【专利说明】
一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器
技术领域
[0001]本发明涉及高速串行通信和高速模拟集成电路技术领域，尤其涉及一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器。
【背景技术】
[0002]Bang-Bang鉴相器(BBTO)作为时钟数据恢复电路(⑶R)里的重要组成模块，被广泛应用在各种高速串行通信中，比如在同步光纤网(SONET)、无源光网络(PON)和万兆以太网(1GbE)等高速串行通信系统的接收机端。Bang-Bang鉴相器的主要作用就是从输入数据和采样时钟信号中检测出两者之间的相位差信息，并重定时恢复出数据信号，但是随着数据传输速率的不断上升(已达到1Gbps甚至更高)，接收端很难设计出产生如此高频信号的高性能压控振荡器(VCO)，并同时满足苛刻的时钟抖动性能要求。
[0003]为了降低Bang-Bang鉴相器和压控振荡器的工作频率，进而降低所需要的多相时钟频率，1/N速率时钟数据恢复电路的结构被广泛使用。传统1/4速率Bang-Bang鉴相器结构，如图1所示，该结构避免了片上时钟可达到的最高频率限制;然而，该结构的时钟数据恢复电路需要提供8个采样器、8个同步器和9路时钟信号去采样和同步输入数据/边沿信号，还需要额外的多数表决器电路，这无疑增加了额外的面积和功耗以及设计复杂度，更重要的是，过多数目的多相采样时钟之间很容易引起相位偏差，进而影响整个1/4速率结构时钟数据恢复电路的抖动性能。
【发明内容】
[0004]基于【背景技术】存在的技术问题，本发明提出了一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器。
[0005]本发明提出的一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，包括:多个数据采样器、一个边沿采样器、多个数据同步器、一个边沿同步器和两个异或门；
[0006]多个数据同步器与多个数据采样器一一对应，且各数据同步器的输入端连接数据采样器的输出端;边沿同步器的输入端连接边沿采样器的输出端;其中一个异或门的输入端连接边沿同步器的输出端和一个数据同步器的输出端，另一个异或门的输入端连接边沿同步器的输出端和另一个数据同步器的输出端；
[0007]各数据采样器通过接入的数据采样时钟对输入数据进行采样，边沿采样器通过接入的边沿采样时钟对输入数据进行采样;各数据同步器在同步时钟的作用下对从对应的数据采样器获取的采样后的数据信号进行重定时并作为1/N速率恢复数据信号输出，N为数据同步器的数量;边沿同步器在同步时钟作用下重定时采样后的边沿信号；
[0008]两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。
[0009]优选地，多个数据采样器输入的数据时钟信号的相位成等差数列。
[0010]优选地，N为偶数。
[0011]优选地，N=4。
[0012]优选地，N个数据同步器输出的N路1/N速率恢复数据信号相并行。
[0013]优选地，与两个异或门连接的两个数据同步器输出的数据信号均与边沿同步器输出的边沿信号相位相邻。
[0014]优选地，两个异或门获取的数据信号对应的两个数据采样时钟为多个数据采样时钟中相位居中的两个。
[0015]优选地，多个数据时钟信号、边沿时钟信号和同步时钟的相位均相异。
[0016]本发明提出的一种应用于1/N速率时钟数据恢复电路的紧凑型Bang-Bang鉴相器，增加了一个边沿采样器和一个边沿同步器，边沿采样器通过接入的边沿采样时钟对输入数据进行采样，边沿同步器在同步时钟作用下重定时采样后的边沿信号。本发明中，通过设置两个异或门，两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。
[0017]相比传统1/N速率Bang-Bang鉴相器，本发明提出的应用于1/N速率时钟数据恢复电路的紧凑型Bang-Bang鉴相器，不仅减轻了电路整体面积和功耗负担，而且有效减少了 I/N速率Bang-Bang鉴相器采样所需的多相时钟数目，从而改善了整个时钟数据恢复电路的抖动性能，并降低了时钟恢复环路里Bang-Bang鉴相器和压控振荡器等模块的工作频率。
【附图说明】
[0018]图1为传统1/4速率Bang-Bang鉴相器的结构示意图；
[0019]图2为为本发明提出的一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器结构示意图。
【具体实施方式】
[0020]本发明提供的一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，包括:N个数据采样器、一个边沿采样器、N个数据同步器、一个边沿同步器和两个异或门。N为偶数。
[0021]N个数据同步器与N个数据采样器一一对应，且各数据同步器的输入端连接数据采样器的输出端，各数据采样器通过接入的数据采样时钟对输入数据进行采样，各数据同步器在同步时钟的作用下对从对应的数据采样器获取的采样后的数据信号进行重定时并作为1/N速率恢复数据信号输出，且N个数据同步器输出的N路1/N速率恢复数据信号相并行。
[0022]边沿同步器的输入端连接边沿采样器的输出端，边沿采样器通过接入的边沿采样时钟对输入数据进行采样，边沿同步器在同步时钟作用下重定时采样后的边沿信号。
[0023]两个异或门，其中一个异或门的输入端连接边沿同步器的输出端和一个数据同步器的输出端，另一个异或门的输入端连接边沿同步器的输出端和另一个数据同步器的输出端。两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。
[0024]本实施方式中，N个数据采样器输入的数据时钟信号的相位成等差数列，且多个数据时钟信号、边沿时钟信号和同步时钟的相位均相异。
[0025]本实施方式中，与两个异或门连接的两个数据同步器输出的数据信号均与边沿同步器输出的边沿信号相位相邻。且两个异或门获取的数据信号对应的两个数据采样时钟为多个数据采样时钟中相位居中的两个。即，本实施方式中，两个异或门获得的时钟信号分别为第N/2个数据采样器和第二 (N+l)/2个数据采样器输出的数据信号。
[0026]下面，通过具体实施例对本发明的技术方案进行详细说明。
[0027]实施例2
[0028]参照图2，本实施例出的一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器具体为应用于1/4速率时钟数据恢复电路的Bang-Bang鉴相器，S卩N=4。
[0029]本实施例中采用的四个数据采样器分别为采样器1、采样器2、采样器3和采样器4，采用的四个数据同步器分别为同步器1、同步器2、同步器3和同步器4，边沿采样器在图2中标注为采样器0，边沿同步器在图2中标注为同步器0，两个异或门分别为异或门I和异或门2。
[0030]采样器1、采样器2、采样器3和采样器4分别在相位为0、90、180和270的数据采样时钟CLKO、CLK90、CLK180和CLK270作用下对输入数据Data进行采样，采样器O在相位为135的边沿采样时钟CLK135作用下对输入数据Data进行采样。同步器1、同步器2、同步器3和同步器4在同步时钟CLK315作用下分别对采样器1、采样器2、采样器3和采样器4采样后的数据信号进行重定时然后输出4路相并行的1/4速率恢复数据信号D0、D1、D2和D3。同步器O在同步时钟CLK315作用下对采样器O采样后的边沿信号进行重定时然后输出同步后的边沿信号EO0
[0031]本实施方式中，同步时钟CLK316的相位为315。
[0032]异或门I获取边沿同步器即同步器O输出的同步后的边沿信号EO以及作为数据同步器的同步器2输出的1/4速率恢复数据信号D1，然后生成包含采样时钟和输入数据之间相位差信息的超前电压信号Up。
[0033]异或门2获取边沿同步器即同步器O输出的同步后的边沿信号EO以及作为数据同步器的同步器3输出的1/4速率恢复数据信号D2，然后生成包含采样时钟和输入数据之间相位差信息的滞后电压信号Dn。
[0034]本实施例中输入数据Data为10.3Gbps的伪随机序列，5路采样时钟CLK0、CLK90、CLK135、CLK180和CLK270以及同步时钟CLK315的频率为2.5756抱，仿真时长为101^。基于上述数据进行实验，整体时钟数据恢复电路环路在约2.3us左右锁定，1/4速率恢复数据信号DO、D1、D2 和 D3 的数据率为 2.575Gbps。
[0035]可见，本实施例提供的应用于1/4速率时钟数据恢复电路的Bang-Bang鉴相器，降低了时钟恢复环路里Bang-Bang鉴相器和压控振荡器等模块的工作频率;相比传统1/N速率Bang-Bang鉴相器，不仅减轻了电路整体面积和功耗负担，而且有效减少了 1/N速率Bang-Bang鉴相器采样所需的多相时钟数目，从而改善了整个时钟数据恢复电路的抖动性能。
[0036]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
【主权项】
1.一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，包括:多个数据采样器、一个边沿采样器、多个数据同步器、一个边沿同步器和两个异或门； 多个数据同步器与多个数据采样器一一对应，且各数据同步器的输入端连接数据采样器的输出端;边沿同步器的输入端连接边沿采样器的输出端;其中一个异或门的输入端连接边沿同步器的输出端和一个数据同步器的输出端，另一个异或门的输入端连接边沿同步器的输出端和另一个数据同步器的输出端； 各数据采样器通过接入的数据采样时钟对输入数据进行采样，边沿采样器通过接入的边沿采样时钟对输入数据进行采样;各数据同步器在同步时钟的作用下对从对应的数据采样器获取的采样后的数据信号进行重定时并作为1/N速率恢复数据信号输出，N为数据同步器的数量;边沿同步器在同步时钟作用下重定时采样后的边沿信号； 两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。2.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，多个数据采样器输入的数据时钟信号的相位成等差数列。3.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，N为偶数。4.如权利要求3所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，N=4。5.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，N个数据同步器输出的N路1/N速率恢复数据信号相并行。6.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，与两个异或门连接的两个数据同步器输出的数据信号均与边沿同步器输出的边沿信号相位相邻。7.如权利要求6所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，两个异或门获取的数据信号对应的两个数据采样时钟为多个数据采样时钟中相位居中的两个。8.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，多个数据时钟信号、边沿时钟信号和同步时钟的相位均相异。
【文档编号】H03L7/095GK106067811SQ201610412363
【公开日】2016年11月2日
【申请日】2016年6月6日 公开号201610412363.5, CN 106067811 A, CN 106067811A, CN 201610412363, CN-A-106067811, CN106067811 A, CN106067811A, CN201610412363, CN201610412363.5
【发明人】黄森, 林福江, 周煜凯
【申请人】中国科学技术大学先进技术研究院