信号接收电路的制作方法
【专利说明】
【技术领域】
[0001]本实用新型涉及电路设计技术领域，特别涉及一种信号接收电路，其可以接收信号幅度超过其内器件的耐压的电压差分信号。
【【背景技术】】
[0002]随着晶体管尺寸的不断缩小，电源电压也在按一定的比例降低。传统的1/0(输入/输出)电压已经从5v以上，下降到3.3v和1.8v。以USB2.0 (Universal Serial Bus，即通用串行总线)为例，它是消费类电子产品中最通用的一个接口，为了向下兼容USB1.1的标准，USB2.0必须具备发送和接收USB1.1规定的全速和低速信号的功能。而在最先进的28nm及以下尺寸的半导体制造工艺中，普遍采用1.8v的晶体管作为接口电路的器件。1.Sv的晶体管四端(源，栅，漏，衬)相互之间的电压差一般不能超过1.8v，在极端的情况下不能超过1.98v(电源电压的10%偏差)。采用1.Sv器件接收和发送3.3v信号已经成为接口电路设计的一个挑战。同样的，低压器件接收和发送高压信号都会遇到同样的问题和挑战。
【【实用新型内容】】
[0003]本实用新型的目的在于提供一种信号接收电路，其可以用耐压的器件形成，但是可以接收高压信号。
[0004]为了解决上述问题，本实用新型提供一种信号接收电路，其包括:差分输入单元，用于接收输入的一对电压差分信号，该对电压差分信号包括第一电压差分信号和第二电压差分信号，在第一电压差分信号和/或第二电压差分信号的电压高于第一预定阈值时，基于输入的该对电压差分信号产生第一对电流差分信号，在第一电压差分信号和/或第二电压差分信号的电压低于第一预定阈值时，基于该对电压差分信号的电压至少产生第二对电流差分信号；第一电流比较单元，其比较第一对电流差分信号，并得到比较结果；第二电流比较单元，其比较第二对电流差分信号，并得到比较结果，其中综合第一电流比较单元和第二电流比较单元的比较结果得到输入的一对电压差分信号的信号判决，其中该对电压差分信号的差压小于或等于第二电压VDDH，第一电流比较单元、第二电流比较单元和差分输入单元内的器件为耐压小于第二电压，第一电流比较单元和第二电压单元以第一电压VDD为工作电压，第一电压VDD小于第二电压VDDH。
[0005]进一步的，所述电流比较单元为P型电流比较单元或N型电流比较单元，各个电流比较单元的输出端连接在一起并与所述信号接收电路的输出端相连。
[0006]进一步的，所述P型电流比较单元包括NMOS晶体管丽31、丽32、丽33、丽34和PMOS晶体管PM31、PM32，其中NMOS晶体管丽31、丽32、丽33、丽34的源极连接接地端，晶体管丽31的栅极与晶体管丽32的栅极以及晶体管丽31的漏极相连，晶体管丽34的栅极与晶体管丽33的栅极以及晶体管丽34的漏极相连，PMOS晶体管PM31和PM32的源极与第一电源端相连，晶体管PM32的栅极与晶体管PM31的栅极以及晶体管PM32的漏极相连，晶体管丽32的漏极与晶体管PM31的漏极相连，晶体管丽32的漏极与晶体管PM31的漏极的中间节点作为所述P型电流比较单元的输出端，晶体管丽33的漏极与晶体管PM32的漏极相连，晶体管MN31的漏极作为所述P型电流比较单元的一个输入端连接输入的一对电流差分信号中的一个，晶体管MN34的漏极作为所述P型电流比较单元的另一个输入端连接一对电流差分信号中的另一个，第一电源端的电压为第一电压VDD。
[0007]进一步的，所述N型电流比较单元包括NMOS晶体管MN41、MN42和PMOS晶体管PM41、PM42、PM43和PM44，其中NMOS晶体管MN41、MN42的源极连接接地端，晶体管MN41的栅极与晶体管MN42的栅极以及晶体管MN41的漏极相连，PMOS晶体管PM41、PM42、PM43和PM44的源极与第一电源端相连，晶体管PM43的栅极与晶体管PM44的栅极以及晶体管PM43的漏极相连，晶体管PM42的栅极与晶体管PM41的栅极以及晶体管PM42的漏极相连，晶体管MN42的漏极与晶体管PM41的漏极相连，晶体管MN42的漏极与晶体管PM41的漏极的中间节点作为所述N型电流比较单元的输出端，晶体管MN41的漏极与晶体管PM44的漏极相连，晶体管PM43的漏极作为所述N型电流比较单元的一个输入端连接输入的一对电流差分信号中的一个，晶体管PM42的漏极作为所述N型电流比较单元的另一个输入端连接输入的一对电流差分信号中的另一个。
[0008]进一步的，所述信号接收电路包括第一电源端和第二电源端，第一电源端的电压为第一电压VDD，第二电源端的电压为第二电压VDDH，所述差分输入单元包括第一传递单元、第二传递单元、第一转换单元和第二转换单元，第一传递单元，其输入的第一电压差分信号和/或第二电压差分信号的电压高于VDD-Vthl时，将输入的第一电压差分信号和/或第二电压差分信号分别传递至第一节点X和第二节点y，其中第一节点X和第二节点I的最高电压小于第二电源端的电压VDDH，Vthl为第一阈值电压，其中VDD-Vthl为第一预定阈值；第一转换单元将第一节点X的电压和第二节点I的电压转换为第一对电流差分信号输出，第二传递单元，其在输入的第一电压差分信号和/或第二电压差分信号的电压高于VDD+Vth2时，将输入的第一电压差分信号和/或第二电压差分信号传递至第三节点a和第四节点b，其中Vth2为第二阈值电压；第二转换单元将第三节点a的电压和第四节点b的电压转换为第一对电流差分信号输出，其中第一转换单元和第二转换单元共享输出电路。
[0009]进一步的，第一传递单元包括PMOS晶体管PMl和PM2、电流源Il和12，电流源Il的一端与第二电源端相连，另一端与晶体管PMl的源极相连，晶体管PMl的漏极与第二电源端相连，电流源12的一端与第二电源端相连，另一端与晶体管PM2的源极相连，晶体管PM2的漏极与第二电源端相连，晶体管PMl的栅极作为差分输入单元的第一差分输入端接收输入的一对电压差分信号的第一电压差分信号，其源极为第一节点X，晶体管PM2的栅极作为差分输入单元的第二差分输入端接收输入的一对电压差分信号的第二电压差分信号，其源极为第二节点1，Vthl为PMOS晶体管PMl和PM2的导通阈值的绝对值。
[0010]进一步的，第二传递单元包括PMOS晶体管PM5、PM6、PM7、PM8，晶体管PM5、PM7的栅极与第一电源端VDD相连，晶体管PM5的源极作为差分输入单元的第一差分输入端接收输入的一对电压差分信号的第一电压差分信号，其漏极为第三节点a，晶体管PM7的源极作为差分输入单元的第二差分输入端接收输入的一对电压差分信号的第二电压差分信号，其漏极为第四节点b，晶体管PM6的源极与第一电源端相连，其漏极与第三节点a相连，其栅极与第一电压差分信号相连，晶体管PM8的源极与第一电源端相连，其漏极与第四节点b相连，其栅极与第二电压差分信号相连，Vth2为PMOS晶体管MP5和MP7的导通阈值的绝对值。
[0011]进一步的，第一转换单元包括电流源13、PMOS晶体管PM3、PM4、PMlU PMl2, NMOS晶体管丽1、丽2、丽3、MN4、丽5、MN6，第二转换单元包括电流源I2、PM0S晶体管PM9、PM10、PMl 1、PMl2、NMOS晶体管MN1、MN2、MN3、MN4、MN5、MN6，其中第一转换单元和第二转换单元共享PMOS晶体管PMl 1、PMl2、匪OS晶体管丽1、丽2、丽3、丽4、丽5、丽6，这部分电路为输出电路，电流源13的一端与第二电源端相连，另一端与PMOS晶体管PM3、PM4的源极相连，晶体管PM3的栅极与第一节点X相连，晶体管PM4的栅极与第二节点y相连，电流源14的一端与第二电源端相连，另一端与PMOS晶体管PM9、PM10的源极相连，晶体管PM9的栅极与第三节点a相连，晶体管PMlO的栅极与第四节点b相连，晶体管PM11、PM12、W1、W2的栅极均与第一电源端VDD相连，晶体管PMll的源极与晶体管PM9以及PM3的漏极相连，晶体管PMl2的源极与晶体管PMlO以及PM4的漏极相连，晶体管PMll的源极与晶体管匪1的漏极相连，晶体管PM12的源极与晶体管匪2的漏极相连，晶体管匪I的源极与晶体管匪3的漏极相连，晶体管匪2的源极与晶体管匪5的漏极相连，晶体管丽3、MN4、丽5、MN6的漏极与接地端相连，晶体管丽3的栅极与晶体管NM4的栅极以及晶体管匪3的漏极相连，晶体管丽5的栅极与晶体管NM6的栅极以及晶体管NM5的漏极相连，晶体管NM4的漏极作为输出端输出第一对电流差分信号中的一个电流差分信号，晶体管NM6的漏极作为输出端输出第一对电流差分信号中的另一个电流差分信号。
[0012]进一步的，所述差分输入单元在第一电压差分信号和/或第二电压差分信号的电压低于第一预定阈值时，基于该对电压差分信号的电压还产生第三对电流差分信号，所述差分输入单元包括第三传递单元、第三转换单元和第四转换单元，第三传递单元，其在输入的第一电压差分信号和/或第二电压差分信号的电压低于VDD-Vth3时，将第一电压差分信号和/或第二电压差分信号的电压分别传递至第五节点i和第六节点j，Vth3为第三阈值电压，VDD-Vth3 = VDD-Vthl ;第三转换单元将第五节点i的电压和第六节点j的电压转换为第二对电流差分信号，第四转换单元将第五节点i的电压和第六节点j的电压转换为第三对电流差分信号。
[0013]进一步的，第三传递单元包括NMOS晶体管丽7、MN8，晶体管丽7的漏极作为信号接收电路的第一差分输入端接收一对电压差分信号中的第一电压差分信号，其栅极接第一电源端，其源极为第五节点i，晶体管MN8的漏极作为信号接收电路的第二差分输入端接收一对电压差分信号中的第二电压差分信号，其栅极接电源，其源极为第六节点j，Vth3为晶体管丽7的导通阈值电压。
[0014]进一步的，第三转换单元包括NMOS晶体管MN9、丽10、丽11、丽12，PMOS晶体管PMl3, PM14、电流源15，电流源15的一端与第一电源端相连，另一端与晶体管PM13和PM14的源极相连，晶体管PM13的栅极与第五节点i相连，晶体管PM14的栅极与第六节点j相连，晶体管MN9、丽10、丽11、丽12的源极与接地端相连，晶体管MN9的栅极