与晶体管丽10的栅极以及晶体管MN9的漏极相连，晶体管MNll的栅极与晶体管MN12的栅极以及晶体管MNll的漏极相连，晶体管丽11的漏极与晶体管PM14的漏极相连，晶体管MN9的漏极与晶体管PMl3的漏极相连，晶体管MNlO的漏极作为第三转换单元的一个输出端输出第二对电流差分信号中的一个电流差分信号，晶体管丽12的漏极作为第三转换单元的另一个输出端输出第二对差分电流中的另一个电流差分信号。
[0015]进一步的，第四转换单元包括NMOS晶体管丽13、丽14，PMOS晶体管PM15、PM16、PM17、PM18和电流源16，晶体管匪13的栅极与第五节点i相连，晶体管匪14的栅极与第六节点j相连，晶体管匪13和匪14的源极与电流源16的一端相连，电流源16的另一端与接地端相连，PMOS晶体管PM15、PM16、PM17、PM18的源极与第一电源端相连，晶体管PM15的栅极与晶体管PM16的栅极以及晶体管PM15的漏极相连，晶体管PM17的栅极与晶体管PM18的栅极以及晶体管PM17的漏极相连，晶体管PM15的漏极与晶体管匪13的漏极相连，晶体管PM17的漏极与晶体管匪14的漏极相连，晶体管PM16的漏极作为第四转换单元的一个输出端输出第三对差分电流中的一个电流差分信号，晶体管PM18的漏极作为第四转换单元的另一个输出端输出第三对差分电流中的另一个电流差分信号。
[0016]与现有技术相比，本实用新型将电压高于第一预定阈值的电压差分信号转换成第一对差分电流，将电压低于第一预定阈值的电压差分信号转换成第二对差分电流，这样可以用低压耐压器件接收到电压信号。
【【附图说明】】
[0017]为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:
[0018]图1为一种信号接收电路的功能框图电路示意图；
[0019]图2为输入的电压差分信号DP、DN的波形示意图，其中VDD为第一电压，VDDH为第二电压；
[0020]图3a为图1中的差分输入单元的部分电路的电路示意图，其示意出了第一传递单元、第二传递单元、第一转换单元和第二转换单元；
[0021]图3b为图1中的差分输入单元的另一部分电路的电路示意图，其示意出了第三传递单元、第三转换单元和第四转换单元；
[0022]图4为P型电流比较器的一个实施例；
[0023]图5为N型电流比较器的一个实施例。
【【具体实施方式】】
[0024]为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本实用新型作进一步详细的说明。
[0025]此处所称的“一个实施例”或“实施例”是指可包含于本实用新型至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0026]图1为一种信号接收电路的功能框图电路示意图。
[0027]所述信号接收电路包括差分输入单元110、第一电流比较单元120、第二电流比较单元130和第三电流比较单元140。
[0028]所述差分输入单元110用于接收输入的一对电压差分信号，该对电压差分信号包括第一电压差分信号DN和第二电压差分信号DP，其中该对电压差分信号的差压等于第二电压VDDH，比如为3.3V。图2为输入的一对电压差分信号DP、DN的波形示意图。
[0029]第一电流比较单元120、第二电流比较单元130、第三电流比较单元140和差分输入单元110内的器件为耐压小于第二电压VDDH，第一电流比较单元和第二电压单元以第一电压VDD为工作电压，第一电压VDD小于第二电压VDDH，比如VDD为1.8V。
[0030]所述差分输入单元，在第一电压差分信号和/或第二电压差分信号的电压高于第一预定阈值时，基于输入的该对差分信号产生第一对电流差分信号1utp_l、1utn_l，在第一电压差分信号和/或第二电压差分信号的电压低于第一预定阈值时，基于该对电压差分信号的电压产生第二对电流差分信号1utp_2、1utn_2和第三对电流差分信号1utp_3、1utn—3ο
[0031]第一电流比较单元120，其比较第一对电流差分信号，并得到比较结果；第二电流比较单元130，其比较第二对电流差分信号，并得到比较结果，第三电流比较单元140，其比较第三对电流差分信号，并得到比较结果，其中综合第一电流比较单元、第二电流比较单元和第三对电流差分信号的比较结果得到输入的一对电压差分信号的信号判决。
[0032]在另外的实施例中，根据需要也可以删除第三对电流差分信号和第三电流比较单元140，而是综合第一电流比较单元和第二电流比较单元的比较结果得到输入的一对电压差分信号的信号判决，原理类似。
[0033]各个电流比较单元120、130和140的输出端连接在一起，共同输出判决信号。
[0034]图3a为图1中的差分输入单元的部分电路的电路示意图。如图3a所示，所述差分输入单元包括第一传递单元210、第二传递单元220、第一转换单元和第二转换单元(未标记)。
[0035]第一电源端的电压为第一电压VDD，第二电源端的电压为第二电压VDDH。第一传递单元210，其输入的第一电压差分信号和/或第二电压差分信号的电压高于VDD-Vthl时，将输入的第一电压差分信号和/或第二电压差分信号分别传递至第一节点X和第二节点y，其中第一节点X和第二节点I的最高电压小于第二电源端的电压VDDH，Vthl为第一阈值电压，其中VDD-Vthl为第一预定阈值。第一转换单元将第一节点X的电压和第二节点y的电压转换为第一对电流差分信号输出。第二传递单元220在输入的第一电压差分信号和/或第二电压差分信号的电压高于VDD+Vth2时，将输入的第一电压差分信号和/或第二电压差分信号传递至第三节点a和第四节点b，其中Vth2为第二阈值电压。第二转换单元220将第三节点a的电压和第四节点b的电压转换为第一对电流差分信号输出，其中第一转换单元和第二转换单元共享输出电路。
[0036]继续参看图3a所示，第一传递单元210包括PMOS晶体管PMl和PM2、电流源Il和12。电流源Il的一端与第二电源端相连，另一端与晶体管PMl的源极相连，晶体管PMl的漏极与第二电源端相连。电流源12的一端与第二电源端相连，另一端与晶体管PM2的源极相连，晶体管PM2的漏极与第二电源端相连。晶体管PMl的栅极作为差分输入单元的第一差分输入端接收输入的一对电压差分信号的第一电压差分信号，其源极为第一节点X。晶体管PM2的栅极作为差分输入单元的第二差分输入端接收输入的一对电压差分信号的第二电压差分信号，其源极为第二节点1，Vthl为PMOS晶体管PMl和PM2的导通阈值的绝对值。
[0037]继续参看图3a所示，第二传递单元220包括PMOS晶体管PM5、PM6、PM7、PM8。晶体管PM5、PM7的栅极与第一电源端VDD相连，晶体管PM5的源极作为差分输入单元的第一差分输入端接收输入的一对电压差分信号的第一电压差分信号，其漏极为第三节点a，晶体管PM7的源极作为差分输入单元的第二差分输入端接收输入的一对电压差分信号的第二电压差分信号，其漏极为第四节点b，晶体管PM6的源极与第一电源端相连，其漏极与第三节点a相连，其栅极与第一电压差分信号相连，晶体管PM8的源极与第一电源端相连，其漏极与第四节点b相连，其栅极与第二电压差分信号相连，Vth2为PMOS晶体管MP5和MP7的导通阈值的绝对值。
[0038]继续参看图3a所示，第一转换单元包括电流源13、PMOS晶体管PM3、PM4、PMlUPMl2, NMOS晶体管丽1、丽2、丽3、MN4、丽5、MN6。第二转换单元包括电流源12、PMOS晶体管 PM9、PM10、PM11、PM12、NMOS 晶体管 MN1、MN2、MN3、MN4、MN5、MN6。其中第一转换单元和第二转换单元共享PMOS晶体管PM11、PM12、匪OS晶体管丽1、丽2、丽3、丽4、丽5、丽6，这部分电路为输出电路。
[0039]电流源13的一端与第二电源端相连，另一端与PMOS晶体管PM3、PM4的源极相连，晶体管PM3的栅极与第一节点X相连，晶体管PM4的栅极与第二节点y相连，电流源14的一端与第二电源端相连，另一端与PMOS晶体管PM9、PM10的源极相连，晶体管PM9的栅极与第三节点a相连，晶体管PMlO的栅极与第四节点b相连，晶体管PM11、PM12、W1、W2的栅极均与第一电源端VDD相连，晶体管PMll的源极与晶体管PM9以及PM3的漏极相连，晶体管PM12的源极与晶体管PMlO以及PM4的漏极相连，晶体管PMll的源极与晶体管匪1的漏极相连，晶体管PM12的源极与晶体管匪2的漏极相连，晶体管Wl的源极与晶体管匪3的漏极相连，晶体管匪2的源极与晶体管匪5的漏极相连，晶体管丽3、MN4、丽5、MN6的漏极与接地端相连，晶体管丽3的栅极与晶体管NM4的栅极以及晶体管匪3的漏极相连，晶体管MN5的栅极与晶体管NM6的栅极以及晶体管NM5的漏极相连，晶体管NM4的漏极作为输出端输出第一对电流差分信号中的一个电流差分信号，晶体管NM6的漏极作为输出端输出第一对电流差分信号中的另一个电流差分信号。
[0040]晶体管PM11、PMl2用来钳位其源极的电压的最低值为VDD+Vthpmll (pmll的导通阈值)，这样可以保护PM9和PM10，PM3和PM4以及其他的PMOS晶体管。晶体管匪I和匪2用来进行钳位其源极的电压的最高电压为VDD-Vthnml (nml的导通阈值)，这样可以保护NM3、NM、NM5、NM6。
[0041]图3b为图1中的差分输入单元的另一部分电路的电路示意图。如图3b所示，所述差分输入单元110包括第三传递单元230、第三转换单元240和第四转换单元250。
[0042]如图3b所示，第三传递单