t; Vt，则Q4导通，且此时PMOS管Q4的漏极接的是高电压，因此电流从Q4漏极流向源极，可以等效于PMOS管Q4通过寄生二极管导通，压降小；D3负极加低电压，D3导通；D4负极加高电压，D4截止。因此电流从引脚2通过Q4、负载RL的第一端、负载RL的第二端、D3回到引脚1，从而形成一个回路。
[0056]由上述示例可以看出，无论在引脚I或引脚2的哪一端加高电压，流经负载RL的电流均是通过第一端流向第二端，可见，当本实施例的防反接电路应用在电子设备当中时，电子设备的负载可以通过防反接电路连接到对外接口 J1，实现当该对外接口 Jl连接到外部接口时，无论该对外接口 Jl被正接还是反接，都能保证负载RL正常工作。此外，本实施例采用两个MOS管和两个二极管来实现防反接电路，比利用四个二极管来实现防反接电路的实施方式来说，有效地降低了电压通过的压降，对于利用较小电压的电子设备来说，可以提尚电能的使用率，减少损耗。
[0057]在本实施例的一种【具体实施方式】中，如图5所示，防反接电路20还可以包括：保护电阻R3和/或保护电阻R4 ；PM0S管Q3的栅极通过保护电阻R3连接至对外接口 Jl的引脚2 ;和/或PMOS管Q4的栅极通过保护电阻R4连接至对外接口 Jl的引脚I。
[0058]本实施例中的保护电阻可以用来调节MOS管的通断速度，当栅极保护电阻小，则MOS管的通断速度快，开关损耗小；反之当栅极保护电阻大，则MOS管的通断速度慢，开关损耗大。然而通断速度过快将使得MOS管的电压和电流变化率大大提供，从而产生较大的干扰，影响整个装置的工作，因此本发明中的保护电阻的阻值可以根据实际需要进行设置。此外，MOS管栅极和源极之间会产生一个寄生电容，在栅极电压驱动下会产生很强的振荡，保护电阻可以与串联在MOS管栅极和源极之间的寄生电容形成串联的防振荡电路，减少振荡。
[0059]在本实施例的一种【具体实施方式】中，如图6所示，二极管D3的正极和二极管D4的正极分别连接至公共端。具体来说，本实施例中的公共端可以是芯片或者电路的公共地，该公共端的电压也可以是大于低电压、小于高电压的电压，从而保护电路安全。
[0060]实施例3
[0061]本实施例提供一种防反接电路30，如图7所示。本实施例与实施例I的区别在于，实施例I利用两个NMOS管和两个二极管实现了防反接电路，而本实施例利用两个PMOS管和两个NMOS管实现了防反接电路。
[0062]如图7所示，防反接电路30连接至由引脚I和引脚2组成的对外接口 J1，防反接电路 30 包括：NM0S 管 Q5、NMOS 管 Q6、PMOS 管 Q7 和 PMOS 管 Q8 ；
[0063]NMOS管Q5的漏极、NMOS管Q6的栅极、PMOS管Q7的漏极和PMOS管Q8的栅极分别连接至对外接口 Jl的引脚I ;NM0S管Q5的栅极、NMOS管Q6的漏极、PMOS管Q7的栅极和PMOS管Q8的漏极分别连接至对外接口 Jl的引脚2 ；PM0S管Q7的源极和PMOS管Q8的源极分别连接至负载RL的第一端；NM0S管Q5的源极和NMOS管Q6的源极分别连接至负载RL的第二端。
[0064]具体来说，本实施例的NMOS管、PMOS管均采用单个的MOS管，单个的MOS管由于其制造工艺或其他原因，其带有一个寄生二极管，也叫体二极管，一般来说当NMOS管、PMOS管中通过较小的电流时，通过该寄生二极管的电流产生的电压压降比通过普通的二极管产生的电压压降低。此外，正常情况下的NMOS管本身的导通方向是漏极到源极，即漏极电压高于源极，从而实现NMOS管的开关性能；而在本实施例中，是利用NMOS管Q5和Q6的隔离特性来实现电流的导通，即在本实施例中是源极电压高于漏极电压，从而等效于通过寄生二极管来反向导通电流，从而使得导通的所产生的压降降低。而相对应的，正常情况下PMOS管本身的导通方向是从源极到漏极，即源极电压高于漏极，从而实现PMOS管的开关性能；而在本实施例中，是利用PMOS管Q7和Q8的隔离特性来实现电流的导通，即在本实施例中是漏极电压高于源极电压，从而等效于通过寄生二极管来反向导通电流，从而使得导通的所产生的压降降低。
[0065]具体来说，本实施例中所连接的负载RL可以是电子设备上需要负载的电路或元件，例如可以是电子设备的芯片等耗电元件，还可以是充电电池等元件。
[0066]以下以对外接口 Jl的引脚1、引脚2分别加高电压、低电压为例，并参照图7对本实施例的防反接电路的工作原理进行说明：
[0067]当引脚I加高电压、引脚2加低电压时，由于NMOS管和PMOS管的导通特性，则PMOS管Q7栅极加低电压，Vgs < Vt,则Q7导通，且此时PMOS管Q7的漏极接的是高电压，因此电流从Q7漏极流向源极，可以等效于PMOS管Q7通过寄生二极管导通，压降小；PM0S管Q8的栅极加高电压，Vgs > Vt，则Q8截止。而NMOS管Q5的栅极加低电压，Vgs < Vt，则Q5截止；Q6的栅极加高电压，则Vgs > Vt，Q6导通，且此时NMOS管Q6的漏极接的是低电压，因此电流从Q6源极流向漏极，可以等效于NMOS管Q6通过寄生二极管导通，压降小。因此电流从引脚I通过Q7、负载RL的第一端、负载RL的第二端、Q6回到引脚2，从而形成一个回路。
[0068]当引脚I加低电压、引脚2加高电压时，由于NMOS管和PMOS管的导通特性，则PMOS管Q7的栅极加高电压，Vgs > VtJlj Q7截止；PM0S管Q8栅极加低电压，Vgs < VtJlj Q8导通，且此时PMOS管Q8的漏极接的是高电压，因此电流从Q8漏极流向源极，可以等效于PMOS管Q8通过寄生二极管导通，压降小。而Q5的栅极加高电压，则Vgs > Vt, Q5导通，且此时NMOS管Q5的漏极接的是低电压，因此电流从Q5源极流向漏极，可以等效于NMOS管Q5通过寄生二极管导通，压降小；NM0S管Q6的栅极加低电压，Vgs < Vt，则Q6截止。因此电流从引脚2通过Q8、负载RL的第一端、负载RL的第二端、Q5回到引脚1，从而形成一个回路。
[0069]由上述示例可以看出，无论在引脚I或引脚2的哪一端加高电压，流经负载RL的电流均是通过第一端流向第二端，可见，当本实施例的防反接电路应用在电子设备当中时，电子设备的负载可以通过防反接电路连接到对外接口 J1，实现当该对外接口 Jl连接到外部接口时，无论该对外接口 Jl被正接还是反接，都能保证负载RL正常工作。此外，本实施例采用两个NMOS管和两个PMOS管来实现防反接电路，比利用四个二极管来实现防反接电路的实施方式来说，有效地降低了电压通过的压降，对于利用较小电压的电子设备来说，可以提尚电能的使用率，减少损耗。
[0070]在本实施例的一种【具体实施方式】中，如图8所示，防反接电路30还包括：保护电阻R5和/或保护电阻R6 ；NM0S管Q5的栅极通过保护电阻R5连接至对外接口 Jl的引脚2 ;和/或NMOS管Q6的栅极通过保护电阻R6连接至对外接口 Jl的引脚I。如图8所示，防反接电路30还包括：保护电阻R7和/或保护电阻R8 ；PM0S管Q7的栅极通过保护电阻R7连接至对外接口 Jl的引脚2 ;和/或PMOS管Q8的栅极通过保护电阻R8连接至对外接口 Jl的引脚I。当然在本实施方式中，保护电阻可以仅有R5和/或R6，也可以仅有R7和/或R8，还可以同时有R5、R6、R7、R8等不同的应用情况，视具体需要选择。
[0071]本实施例中的保护电阻可以用来调节MOS管的通断速度，当栅极保护电阻小，则MOS管的通断速度快，开关损耗小；反之当栅极保护电阻大，则MOS管的通断速度慢，开关损耗大。然而通断速度过快将使得MOS管的电压和电流变化率大大提供，从而产生较大的干扰，影响整个装置的工作，因此本发明中的保护电阻的阻值