可以根据实际需要进行设置。此外，MOS管栅极和源极之间会产生一个寄生电容，在栅极电压驱动下会产生很强的振荡，保护电阻可以与串联在MOS管栅极和源极之间的寄生电容形成串联的防振荡电路，减少振荡。
[0072]在本实施例的一种【具体实施方式】中，如图9所示，NMOS管Q5的源极和NMOS管Q6的源极分别连接至公共端。具体来说，本实施例中的公共端可以是芯片或者电路的公共地，该公共端的电压也可以是大于低电压、小于高电压的电压，从而保护电路安全。
[0073]流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本实用新型的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本实用新型的实施例所属技术领域的技术人员所理解。
[0074]应当理解，本实用新型的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA)，现场可编程门阵列（FPGA)等。
[0075]本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
[0076]此外，在本实用新型各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
[0077]上述提到的存储介质可以是只读存储器，磁盘或光盘等。
[0078]在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0079]尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在不脱离本实用新型的原理和宗旨的情况下在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。本实用新型的范围由所附权利要求及其等同限定。
【主权项】
1.一种防反接电路，其特征在于，所述防反接电路连接至由第一引脚和第二引脚组成的对外接口 ；所述防反接电路包括：第一 NMOS管、第二 NMOS管、第一二极管和第二二极管； 所述第一 NMOS管的漏极、所述第二 NMOS管的栅极和所述第一二极管的正极分别连接至所述对外接口的第一引脚； 所述第一 NMOS管的栅极、所述第二 NMOS管的漏极和所述第二二极管的正极分别连接至所述对外接口的第二引脚； 所述第一二极管的负极和所述第二二极管的负极分别连接至负载的第一端； 所述第一 NMOS管的源极和所述第二 NMOS管的源极分别连接至所述负载的第二端。2.根据权利要求I所述的电路，其特征在于，所述防反接电路还包括：第一保护电阻和/或第二保护电阻； 所述第一 NMOS管的栅极通过所述第一保护电阻连接至所述对外接口的第二引脚；和/或 所述第二 NMOS管的栅极通过所述第二保护电阻连接至所述对外接口的第一引脚。3.根据权利要求I或2所述的电路，其特征在于，第一NMOS管的源极和所述第二 NMOS管的源极分别连接至公共端。4.一种防反接电路，其特征在于，所述防反接电路连接至由第一引脚和第二引脚组成的对外接口，所述防反接电路包括：第一 PMOS管、第二 PMOS管、第一二极管和第二二极管； 所述第一 PMOS管的漏极、所述第二 PMOS管的栅极和所述第一二极管的负极分别连接至所述对外接口的第一引脚； 所述第一 PMOS管的栅极、所述第二 PMOS管的漏极和所述第二二极管的负极分别连接至所述对外接口的第二引脚； 所述第一 PMOS管的源极和所述第二 PMOS管的源极分别连接至负载的第一端； 所述第一二极管的正极和所述第二二极管的正极分别连接至所述负载的第二端。5.根据权利要求4所述的电路，其特征在于，所述防反接电路还包括：第一保护电阻和/或第二保护电阻； 所述第一 PMOS管的栅极通过所述第一保护电阻连接至所述对外接口的第二引脚；和/或 所述第二 PMOS管的栅极通过所述第二保护电阻连接至所述对外接口的第一引脚。6.根据权利要求4或5所述的电路，其特征在于，所述第一二极管的正极和所述第二二极管的正极分别连接至公共端。7.一种防反接电路，其特征在于，所述防反接电路连接至由第一引脚和第二引脚组成的对外接口，所述防反接电路包括：第一 NMOS管、第二 NMOS管、第一 PMOS管和第二 PMOS管； 所述第一 NMOS管的漏极、所述第二 NMOS管的栅极、所述第一 PMOS管的漏极和所述第二 PMOS管的栅极分别连接至所述对外接口的第一引脚； 所述第一 NMOS管的栅极、所述第二 NMOS管的漏极、所述第一 PMOS管的栅极和所述第二 PMOS管的漏极分别连接至所述对外接口的第二引脚； 所述第一 PMOS管的源极和所述第二 PMOS管的源极分别连接至负载的第一端； 所述第一 NMOS管的源极和所述第二 NMOS管的源极分别连接至所述负载的第二端。8.根据权利要求7所述的电路，其特征在于，所述防反接电路还包括：第一保护电阻和/或第二保护电阻； 所述第一 NMOS管的栅极通过所述第一保护电阻连接至所述对外接口的第二引脚；和/或 所述第二 NMOS管的栅极通过所述第二保护电阻连接至所述对外接口的第一引脚。9.根据权利要求7所述的电路，其特征在于，所述防反接电路还包括：第三保护电阻和/或第四保护电阻； 所述第一 PMOS管的栅极通过所述第三保护电阻连接至所述对外接口的第二引脚；和/或 所述第二 PMOS管的栅极通过所述第四保护电阻连接至所述对外接口的第一引脚。10.根据权利要求7-9任一项所述的电路，其特征在于，第一NMOS管的源极和所述第二NMOS管的源极分别连接至公共端。
【专利摘要】本实用新型提供一种防反接电路，其中：防反接电路连接至由第一引脚和第二引脚组成的对外接口；防反接电路包括：第一NMOS管、第二NMOS管、第一二极管和第二二极管；第一NMOS管的漏极、第二NMOS管的栅极和第一二极管的正极分别连接至对外接口的第一引脚；第一NMOS管的栅极、第二NMOS管的漏极和第二二极管的正极分别连接至对外接口的第二引脚；第一二极管的负极和第二二极管的负极分别连接至负载的第一端；第一NMOS管的源极和第二NMOS管的源极分别连接至负载的第二端。当本实用新型的防反接电路应用在电子设备当中时，可以保证了不管对外接口J1是正接还是反接，都能保证负载RL正常工作，且有效地降低了电压通过的压降，减少损耗。
【IPC分类】H03K19/0944
【公开号】CN205160498
【申请号】CN201520817648
【发明人】李东声
【申请人】天地融科技股份有限公司
【公开日】2016年4月13日
【申请日】2015年10月21日