专利名称：相位解调器、符号时序回复电路及其方法
技术领域：
本发明涉及一种相位解调器、符号时序回复电路及其方法，特别是指一种利用于使用π/4-DQPSK基频解调制技术的TDMA系统中的相位解调器、符号时序回复电路及其方法。
背景技术：
就数字无线基频解调制技术而言，π/4-DQPSK基频解调制技术乃为常见的技术之一，该π/4-DQPSK基频解调制技术目前被广泛地使用于如北美的USDC与PACS系统、或日本的PDC与PHS等系统中。此外，就π/4-DQPSK基频解调制技术而言，通常利用一相位解调器来进行，现有的相位解调器如图1所示，其是一包含有一符号时序回复电路15的相位解调器1，如该图所示，该相位解调器1还包含一射频电路11、一模拟数字转换器12、一匹配滤波器13、及一相位差产生电路14。
其中，该射频电路11用以接收一模拟高频信号并将其转换成一模拟中频信号；该模拟中频信号再经该模拟数字转换器12及匹配滤波器13的转换与滤波进而产生一同相(in-phase)信号I、及一正交(quadrature)信号Q，一般而言该同相信号I、及正交信号Q分别为一带有正负号的数字信号；该相位差产生电路14依据同相信号I及正交信号Q来求取一相位差Δθ；该符号时序回复电路15则依据该相位差产生电路14所输出的相位差来进行符号时序回复。
承上所述，现有符号时序回复电路15为计算一符号的最佳取样点，通常先要通过上述相位差产生电路14求取一相位差Δθ，以供该符号时序回复电路15利用，该符号时序回复电路15再通过相位差Δθ来计算出最佳取样点，据以进行符号时序回复。这种技术可见于美国专利第4,941,155号所示的内容。就该专利所公开的内容而言，其缺点为其在求取最佳取样点时，必须在极坐标与I-Q直角坐标间进行多次的数学运算转换，且其在求取相位差Δθ时亦必须经过复杂的运算过程，如此将会导致执行时间的增加。
有鉴上述缺点，如何在寻求最佳取样点过程中简化运算步骤，进而缩短运算时间实为一重要课题。此外，如何简化最佳取样点的运算、简化运算所需的电路，进而简化相位解调器的构成亦为一重要课题。
发明内容
本发明的目的在于提供一种可简化寻求最佳取样点的运算过程，进而缩短运算时间的符号时序回复电路及其方法。
本发明的另一目的在于提供一种可简化寻求最佳取样点的运算过程，进而简化运算所需电路的相位解调器。
为了达到上述目的，本发明采用如下技术方案本发明符号时序回复电路，是用以接收一同相信号及一正交信号，并依据同相信号分量及正交信号分量来寻找、输出一符号周期中的一最佳取样点，包括一转换值产生电路，利用两相邻符号中同一取样点的同相信号及正交信号来产生一对应该取样点的转换值；一选择电路，电连于该转换值产生电路，用以接收该转换值产生电路所输出的转换值，并依据取样点的顺序将该转换值依序输出；多个累加器，用以分别接收来自该选择电路所输出的各取样点所对应的转换值，其中，该累加器的个数相同于取样点个数，且每一累加器用以累加两相邻符号中同一取样点的转换值，以获致每一取样点所对应的累计值；及一比较模块，电连于该累加器，用以接收该累加器所输出的累计值，并将其加以比较，以获致一最大累计值，该最大累计值所对应的取样点即是最佳取样点。
本发明提供了另外一种符号时序回复电路，用以接收一同相信号及一正交信号，并依据同相信号分量及正交信号分量来寻找、输出一符号周期中的一最佳取样点，包括一转换值产生电路，利用两相邻符号中的同一取样点的同相信号分量及正交信号分量来产生一对应该取样点的转换值；一运算电路，电连于该转换值产生电路，用以接收该转换值产生电路所输出的转换值，并将其与另一转换值相加输出；多个延迟电路，分别串行连接，其最前与最后的延迟电路分别电连于该运算电路，上述另一转换值由该最后延迟电路所输出，该延迟电路经一一定时间后，则分别输出一由取样点对应的转换值所累计的累计值；及一比较模块，电连于该延迟电路，用以接收该延迟电路所输出的累计值，并将其加以比较，以获致一最大累计值，该最大累计值所对应的取样点即是最佳取样点。
本发明还提供一种符号时序回复方法，依据相邻两符号的同相信号分量及正交信号分量来寻找一符号周期中的一最佳取样点，包括以下步骤在同一取样点下，将相邻两符号的同相信号分量的乘积加上该两符号的正交信号分量的乘积，以获致一第一转换分量，同时，将该相邻符号的前一符号的同相信号分量与目前符号的正交信号分量乘积减去之前一符号的同相信号分量与目前符号的正交信号分量的乘积，以获致一第二转换分量；将该第一转换分量的平方值加上该第二转换分量的平方值，以获致一转换值；针对多个符号，将同一取样点所对应的转换值加总，以获致一累计值；及比较出多个累计值中最大者，该最大累计值所对应的取样点即是最佳取样点。
本发明还提供一种相位解调器，包含一射频电路，用以接收一模拟高频信号并将其转换成一模拟中频信号；一模拟数字转换器，与该射频电路电连接，用以接收该模拟中频信号，并将其转换成数字信号；一匹配滤波器，与该模拟数字转换器电连接，并依据该数字信号来产生一同相信号、及一正交信号；一符号时序回复电路，与该匹配滤波器电连接，并依据该同相信号分量及正交信号分量来求取一最佳取样点位置。
换言之，本发明提供一种无须进行相位差Δθ的运算过程，而可直接利用相邻两符号的数字同相信号分量与数字正交信号分量来求取最佳取样点的符号时序回复电路及其方法。
本发明的无须进行相位差Δθ的运算过程，而可直接利用相邻两符号之数字同相信号分量与数字正交信号分量来求取最佳取样点的相位解调器。
本发明的优点是由于本发明的符号时序回复电路可直接利用同相信号分量与正交信号分量来求取最佳取样点，而无须如现有技术一样进行多次的极坐标与I-Q直角坐标间的坐标运算转换，且无须经过复杂的相位差Δθ运算过程，因此，可缩短寻找最佳取样点的运算时间。并且，本发明的相位解调器可减少一相位差产生电路，因此，本发明的相位解调器可达到简化最佳取样点的运算过程，进而简化运算所需电路。
下面结合附图及实施例对本发明进行详细说明图1是现有相位解调器的构成电路的方块图；图2是本发明符号时序回复方法的流程方块图；图3是多个丛信号转换成X-Y平面的仿真图，其中每一丛信号包含60个符号(即M＝60)，且每一符号中包含25个取样点(N＝25)；图4是本发明较佳实施例符号时序回复电路的构成说明图；图5是本发明转换值产生电路的构成说明图；图6是本发明符号时序回复电路的另一构成方块图；图7是本发明另一符号时序回复电路的构成方块图；图8是本发明相位解调器的构成方块图。
图中符号说明21～24本发明符号时序回复方法的步骤3 相位解调器31射频电路32模拟数字转换器33匹配滤波器35符号时序回复电路351 转换值产生电路3511 第一运算电路3512 第二运算电路352 选择电路353 累加器354 比较模块355 锁相回路356 运算电路357 延迟电路具体实施方式
符号时序回复方法本发明的符号时序回复方法可在无须计算信号波(signalwaveform)的相位及相位差下，而可将一利用π/4-DQPSK调制技术(modulationtechnology)所产生的符号时序(symboltiming)进行回复(recover)。更详而言之，本发明的符号时序回复方法可在无须计算信号波(signalwaveform)的相位与相位差下，直接利用相邻两符号(symbol)的数字同相信号分量及数字正交信号分量来寻找一符号周期中的一最佳取样点(bestoroptimalsamplingpoint)，进而依据该最佳取样点来进行符号时序回复。
在具体说明本发明的符号时序回复方法之前，要先说明的是，在本实施例中，每一丛(burst)信号包含有M个符号(symbol)；且每一符号(symbol)中包含有N个取样点(samplingpoints)，其中M、N分别为一正整数。此外，I〔kN+i〕、Q〔kN+i〕分别表示某一符号中的某一取样点所对应的数字同相信号分量及数字正交信号分量，以下简称为I〔n〕、Q〔n〕，其中，i、k分别为整数，且0≤k≤M-l，1＜i≤N。又，I〔(kN+i)-N〕、Q〔(kN+i)-N〕分别表示相对于某一符号之前一符号中的某一取样点所对应的数字同相信号分量及数字正交信号分量，以下简称为Id〔n〕、Qd〔n〕，其中，i、k分为整数，且0≤k≤M-1，1＜i≤N。此外，对于同一取样点的相邻两符号而言，其前一符号的某一取样点所对应的数字同相信号分量及数字正交信号分量亦可分别表示为I〔n-N〕、Q〔n-N〕，亦即Id〔n〕＝I〔n-N〕、Qd〔n〕＝Q〔n-N〕。
如图2所示，本发明的符号时序回复方法在步骤21中，将同一取样点的相邻两符号的同相信号分量的乘积加上该两符号的正交信号分量的乘积，以获致一第一转换分量(X〔n〕)，同时，将该相邻符号的前一符号的同相信号分量与目前符号的正交信号分量乘积减去目前符号的同相信号分量与前一符号的正交信号分量的乘积，以获致一第二转换分量(Y〔n〕)，若以数学式表示，则可表示为X〔n〕＝I〔n〕Id〔n〕+Q〔n〕Qd〔n〕……(1a)Y〔n〕＝Id〔n〕Q〔n〕-I〔n〕Qd〔n〕……(1b)再在步骤22中，将该第一转换分量(X(n〕)的平方值加上该第二转换分量(Y〔n〕)的平方值，以获致一转换值，若令转换值为R2〔n〕时，则R2〔n〕＝X2〔n〕+Y2〔n〕……(1c)；在步骤23中，针对M个符号，将同一取样点所对应的转换值加总，以获致一累计值，若令累计值为Γ时，则Γi=Σn=kN+iR2[n];]]>在步骤24中，比较出上述多个累计值Γi中的最大者，该最大累计值所对应于的取样点即是最佳取样点。当最佳取样点位置决定后，则可依据该最佳取样点的位置来调整时序，以正确地进行符号时序回复。
以下进一步说明为何可通过最大累计值来决定最佳取样点的位置。
承上所述，由于I〔n〕、Q〔n〕分别代表同相信号分量及正交信号分量，因此，对于I-Q坐标平面而言，该I〔n〕、Q〔n〕之分量亦可分别表示成I〔n〕＝r×cosθn……〔2a)，Q〔n〕＝r×sinθn……(2b)；其中r2＝I2+Q2。
此时，Id〔n〕、Qd〔n〕可分别表示为Id〔n〕＝I〔n-N〕＝r×cosθn-N……(2c)，Qd〔n〕＝Q〔n-N〕＝r×sinθn-N……(2d)；若将上述式(2a)、(2b)、(2c)、(2d)代入上述式(1a)、(1b)时，则X〔n〕＝r2cosθn·cosθn-N+r2sinθn·sinθn-N…(3a)，Y〔n〕＝r2sinθn·cosθn-N-r2cosθn·sinθn-N…(3b)；又，由三角函数定理可知，上述式(3a)及(3b)可表示为cosθn·cosθn-N+sinθn·sinθn-N＝cos(θn-θn-N)..(4a)，sinθn·cosθn-N-cosθn·sinθn-N＝sin(θn-θn-N)…(4b)；亦即，X(n〕＝r2cos(θn-θn-N)……(5a)，Y〔n〕＝r2sin(θn-θn-N)……(5b)；由式(5a)、式(5b)可知，X〔n〕、Y〔n〕的运算事实上已具有等同于相位差计算的效果。
此外，值得一提的是，由于R2〔n〕＝r4{X2〔n〕+Y2〔n〕}，因此，如图3所示，对于任一取样点的R2〔n〕值，并非全为1，而当R2〔n〕＝1时，是表示中心点O至点P、点Q、点R、点S的最大平均距离，换言之，当累计值最大时，其所对应的取样点即是最佳取样点。
符号时序回复电路
以下，以图4～图7来具体说明本发明的符号时序回复电路。
如图4所示，本发明的符号时序回复电路(symboltimingrecoverycircuit)35包含一转换值产生电路(transformvaluegenerationcircuit)351、一选择电路(selectioncircuit)352、多个累加器(accumulator)353、及一比较模块(comparisonmodule)354，其中，该转换值产生电路351是利用两相邻符号中的同一取样点的同相信号分量及正交信号分量来产生一对应该取样点的转换值R2〔n〕，如图5所示，该转换值产生电路351包含一第一运算电路3511、及一第二运算电路3512。
该第一运算电路3511是主要由两个延迟器、四个乘法器、及两个加法器所构成，其依据同相信号分量I〔n〕及正交信号分量Q〔n〕来分别产生一第一转换分量X〔n〕、及第二转换分量Y〔n〕，其中该第一转换分量X〔n〕等于在同一取样点下，相邻两符号的同相信号分量的乘积加上该两符号的正交信号分量的乘积，其数学表达式如上述式(1a)所示；又，该第二转换分量Y〔n〕等于在同一取样点下，相邻两符号的前一符号的同相信号分量与目前符号的正交信号分量乘积减去目前符号的同相信号分量与前一符号的正交信号分量的乘积，其数学表达式如上述式(1b)所示；第二运算电路3512主要由两个乘法器及一加法器所构成，其依据上述第一转换分量X〔n〕及第二转换分量Y〔n〕来产生一转换值R2〔n〕，而该转换值R2〔n〕等于该第一转换分量X〔n〕的平方值加上该第二转换分量Y〔n〕的平方值，其数学表达式如上述式(1c)所示。
此外，该选择电路352电连于该转换值产生电路351，用以接收该转换值产生电路351所输出的转换值R2〔n〕，并依据取样点的顺序将该转换值R2〔n〕依序输出，在本实施例中，该选择电路352为一多路分路器(demultiplexer)；该累加器353是用以分别接收来自该选择电路352所输出的各取样点所对应的转换值，其中，该累加器353的个数相同于每一符号取样点个数，在本实施例中，每一符号的取样点的个数为25点，亦即N＝25。每一累加器用以累加两相邻符号中的同一取样点的转换值，以获致每一取样点所对应的累计值Γi；再者，该比较模块354电连于该累加器353，用以接收该累加器353所输出的累计值，并将其分别加以比较，以获致其中最大累计值，该最大累计值所对应的取样点即是最佳取样点位置。如图6所示，通过比较模块354所输出的最佳取样点位置p，再判断该最佳取样点座落于一符号的哪一区间，并以此控制一锁相回路(PLL)355，来进行时钟脉冲(clock)调整，据以针对接收信号的符号时序正确地进行回复(recover)。例如，在本实施例中，先行设定最佳取样点位于一符号的第 取样点上，当p为0≤p≤(N-12)]]>时，亦即该比较模块354所输出的最佳取样点位置p位在一符号的前半区，则调快上述锁相回路355所输出的时钟脉冲(clock)；反之，若p为(N-12)<p≤N]]>时，则调慢上述锁相回路355所输出的时钟脉冲(clock)。
以下是本发明的符号时序回复电路的另一实施例。为简化说明，与上述相同的组件沿用上述图号，且其说明予以省略。
如图7所示，本发明的符号时序回复电路35亦可包含一转换值产生电路(transformvaluegenerationcircuit)351、一运算电路356、多个延迟电路(delaycircuit)357、及一比较模块(comparisonmodule)354。
在本实施例中，该运算电路356可为一加法器，其是用以将相邻符号间同一取样点的转换值相加。
该延迟电路(delaycircuit)357是用以延迟转换值的输出，该延迟电路357的个数等于每一符号中取样点的个数，在本实施例中，每一符号中取样点的个数为25点。亦即，当取样点所对应的转换值经过一个符号时间时，由第25个延迟电路357所输出的第1取样点的转换值会通过该运算电路356与第26取样点的转换值相加，同理，第2取样点的转换值会通过该运算电路356与第27取样点的转换值相加，以此类推，在总延迟时间等于60个符号的时间时，每一延迟电路357即可输出每一取样点的转换值的累计值，该累计值则可在上述比较模块(comparisonmodule)354中加以比较，以获致其中最大累计值，该最大累计值所对应的取样点即是最佳取样点位置。
在此值得一提的是，本实施例在图7的比较模块354亦会输出最佳取样点位置，并且如同图6实施例所述一般先判断该最佳取样点座落于一符号的哪一区间，再以此控制一锁相回路(PLL)355，来进行时钟脉冲(clock)调整，据以针对接收信号的符号时序正确地进行回复(recover)。
由上述可知，由于本发明的符号时序回复电路可直接利用同相信号分量与正交信号分量来求取最佳取样点，而无须如现有技术一样进行多次的极坐标与I-Q直角坐标间的坐标运算转换，且无须经过复杂的相位差Δθ运算过程，因此，可缩短寻找最佳取样点的运算时间。
相位解调器上述说明是针对本发明的符号时序回复电路及其方法。以下是针对本发明的相位解调器作说明。
如图8所示，本发明的相位解调器3包含一射频电路31、一模拟数字转换器32、一匹配滤波器33、及一符号时序回复电路35。由于该射频电路31、模拟数字转换器32及匹配滤波器33的功能是与前述射频电路11、模拟数字转换器12及匹配滤波器13的功能相同，因此，其详细说明则予以省略。此外，由于该符号时序回复电路35的功能是与本发明的符号时序回复电路相同，因此，其详细说明亦予以省略。
由图8所示可知，相较于现有的相位解调器1，本发明的相位解调器3减少一相位差产生电路14，其主要原因是本发明的相位解调器3的符号时序回复电路35不需通过相位差转换至极坐标来求取最佳取样点位置，而是直接利用上述匹配滤波器33所输出的同相信号分量与正交信号分量来计算最佳取样点位置，所以，本发明的相位解调器3可减少一相位差产生电路，据此，本发明的相位解调器可达到简化最佳取样点的运算过程，进而简化运算所需电路的目的。
在详细说明中所提出的较佳实施例仅为了易于说明本发明的技术内容，而并非将本发明狭义地限制于该实施例，在不超出本发明的精神及本发明专利范围的情况，可作种种变化实施。
权利要求
1.一种符号时序回复电路，是用以接收一同相信号及一正交信号，并依据同相信号分量及正交信号分量来寻找、输出一符号周期中的一最佳取样点，包括一转换值产生电路，利用两相邻符号中同一取样点的同相信号及正交信号来产生一对应该取样点的转换值；一选择电路，电连于该转换值产生电路，用以接收该转换值产生电路所输出的转换值，并依据取样点的顺序将该转换值依序输出；多个累加器，用以分别接收来自该选择电路所输出的各取样点所对应的转换值，其中，该累加器的个数相同于取样点个数，且每一累加器用以累加两相邻符号中同一取样点的转换值，以获致每一取样点所对应的累计值；及一比较模块，电连于该累加器，用以接收该累加器所输出的累计值，并将其加以比较，以获致一最大累计值，该最大累计值所对应的取样点即是最佳取样点。
2.根据权利要求1所述的符号时序回复电路，其特征在于该符号时序回复电路还包含一锁相回路，该锁相回路通过上述比较模块所输出的最佳取样点位置来进行时序调整，据以正确地进行时序回复。
3.根据权利要求1所述的符号时序回复电路，其特征在于该转换值产生电路包含一第一运算电路、及一第二运算电路，其中，该第一运算电路依据同相信号分量及正交信号分量，分别产生一第一转换分量、及一第二转换分量；该第二运算电路是依据该第一转换分量及第二转换分量来产生该转换值。
4.根据权利要求3所述的符号时序回复电路，其特征在于该第一转换分量等于在同一取样点下，相邻两符号的同相信号分量的乘积加上该两符号的正交信号分量的乘积；该第二转换分量等于在同一取样点下，相邻两符号的前一符号的同相信号分量与目前符号的正交信号分量乘积减去目前符号的司相信号分量与前一符号的正交信号分量的乘积；而该转换值等于该第一转换分量的平方值加上该第二转换分量的平方值。
5.根据权利要求1所述的符号时序回复电路，其特征在于该选择电路为多路分路器。
6.根据权利要求1所述的符号时序回复电路，其特征在于每一符号周期中具有25个取样点，亦即取样速率为符号速率的25倍。
7.一种符号时序回复电路，用以接收一同相信号及一正交信号，并依据同相信号分量及正交信号分量来寻找、输出一符号周期中的一最佳取样点，包括一转换值产生电路，利用两相邻符号中的同一取样点的同相信号分量及正交信号分量来产生一对应该取样点的转换值；一运算电路，电连于该转换值产生电路，用以接收该转换值产生电路所输出的转换值，并将其与另一转换值相加输出；多个延迟电路，分别串行连接，其最前与最后的延迟电路分别电连于该运算电路，上述另一转换值由该最后延迟电路所输出，该延迟电路经一一定时间后，则分别输出一由取样点对应的转换值所累计的累计值；及一比较模块，电连于该延迟电路，用以接收该延迟电路所输出的累计值，并将其加以比较，以获致一最大累计值，该最大累计值所对应的取样点即是最佳取样点。
8.根据权利要求7所述的符号时序回复电路，其特征在于该符号时序回复电路还包含一锁相回路，该锁相回路通过上述比较模块所输出的最佳取样点位置来进行时序调整，据以正确地进行时序回复。
9.根据权利要求7所述的符号时序回复电路，其特征在于该转换值产生电路包含一第一运算电路、及一第二运算电路，其中，该第一运算电路依据同相信号分量及正交信号分量，分别产生一第一转换分量、及一第二转换分量；该第二运算电路依据该第一转换分量及第二转换分量来产生该转换值。
10.根据权利要求9所述的符号时序回复电路，其特征在于该第一转换分量等于在同一取样点下，相邻两符号的同相信号分量的乘积加上该两符号的正交1信号分量的乘积；该第二转换分量等于在同一取样点下，相邻两符号之前一符号的同相信号分量与目前符号的正交信号分量乘积减去目前符号的同相信号分量与前一符号正交信号分量的乘积；而该转换值等于该第一转换分量的平方值加上该第二转换分量的平方值。
11.根据权利要求7所述的符号时序回复电路，其特征在于该运算电路为加法器。
12.根据权利要求7所述的符号时序回复电路，其特征在于每一符号周期中具有25个取样点，亦即取样速率为符号速率的25倍。
13.一种符号时序回复方法，依据相邻两符号的同相信号分量及正交信号分量来寻找一符号周期中的一最佳取样点，包括以下步骤在同一取样点下，将相邻两符号的同相信号分量的乘积加上该两符号的正交信号分量的乘积，以获致一第一转换分量，同时，将该相邻符号的前一符号的同相信号分量与目前符号的正交信号分量乘积减去之前一符号的同相信号分量与目前符号的正交信号分量的乘积，以获致一第二转换分量；将该第一转换分量的平方值加上该第二转换分量的平方值，以获致一转换值；针对多个符号，将同一取样点所对应的转换值加总，以获致一累计值；及比较出多个累计值中最大者，该最大累计值所对应的取样点即是最佳取样点。
14.根据权利要求13所述的符号时序回复方法，其特征在于每一符号周期中具有25个取样点，亦即取样速率为符号速率的25倍。
15.一种相位解调器，包含一射频电路，用以接收一模拟高频信号并将其转换成一模拟中频信号；一模拟数字转换器，与该射频电路电连接，用以接收该模拟中频信号，并将其转换成数字信号；一匹配滤波器，与该模拟数字转换器电连接，并依据该数字信号来产生一同相信号、及一正交信号；一符号时序回复电路，与该匹配滤波器电连接，并依据该同相信号分量及正交信号分量来求取一最佳取样点位置。
16.根据权利要求15所述的相位解调器，其特征在于该符号时序回复电路包括一转换值产生电路，利用两相邻符号中同一取样点的同相信号及正交信号来产生一对应该取样点的转换值；一选择电路，电连于该转换值产生电路，用以接收该转换值产生电路所输出的转换值，并依据取样点顺序将该转换值依序输出；多个累加器，用以分别接收来自该选择电路所输出的各取样点所对应的转换值，其中，该累加器的个数相同于取样点个数，且每一累加器用以累加两相邻符号中同一取样点的转换值，以获致每一取样点所对应的累计值；及一比较模块，电连于该累加器，用以接收该累加器所输出的累计值，并将其加以比较，以获致一最大累计值，该最大累计值所对应的取样点即是最佳取样点。
17.根据权利要求16所述的相位解调器，其特征在于该符号时序回复电路还包含一锁相回路，该锁相回路通过上述比较模块所输出的最佳取样点位置来进行时序调整，据以正确地进行时序回复。
18.根据权利要求16所述的相位解调器，其特征在于该转换值产生电路包含一第一运算电路、及一第二运算电路，其中，该第一运算电路依据同相信号分量及正交信号分量，分别产生一第一转换分量、及一第二转换分量；该第二运算电路依据该第一转换分量及第二转换分量来产生该转换值。
19.根据权利要求18所述的相位解调器，其特征在于该第一转换分量等于在同一取样点下，相邻两符号的同相信号分量的乘积加上该两符号的正交信号分量的乘积；该第二转换分量等于在同一取样点下，相邻两符号之前一符号的同相信号分量与目前符号的正交信号分量乘积减去目前符号的同相信号分量与前一符号的正交信号分量的乘积；而该转换值等于该第一转换分量的平方值加上该第二转换分量的平方值。
20.根据权利要求16所述的相位解调器，其特征在于该选择电路为多路分路器。
21.根据权利要求16所述的相位解调器，其特征在于每一符号周期中具有25个取样点，亦即取样速率为符号速率的25倍。
全文摘要
本发明提供一种符号时序回复电路，包含一转换值产生电路、一选择电路、多个累加器、及一比较模块，其无须进行相位差的运算过程，而可直接利用相邻两符号的数字同相信号分量与数字正交信号分量来求取最佳取样点的符号时序回复电路。另外，本发明亦提供一种构造简单的相位解调器。
文档编号H04L27/22GK1399423SQ0112067
公开日2003年2月26日 申请日期2001年7月24日 优先权日2001年7月24日
发明者陈仕衡 申请人:凌源通讯股份有限公司