专利名称：具有数字包封功能的光收发模块的制作方法
技术领域：
本实用新型与波分复用通信装置有关，尤其与具有双向数字包封功能的光收发模块有关。
技术背景光通信系统中，要求系统提供运行、管理、维护、调度和性能监控功能。在现有的光通信系统中，SDH/SONET系统可以提供类似的管理和监控功能，但SDH/SONET系统是基于语音业务发展起来的，适用于单波长的光通信系统，对波分复用(WDM)系统无法提供管理和监控功能。
实用新型的内容本实用新型的目的是提供一种对WDM系统提供管理和监控功能，支持GCC通信、传输距离长、符合G709标准的具有数字包封功能的光收发模块。
本实用新型是这样实现的本实用新型具有数字包封功能的光收发模块，时钟和数据恢复及解复用电路(1)有串行发送数据输入端，其输出并行数据及其时钟(a)到数字包封电路(2)，封字包封电路(2)通过开销路接口与可编程器件(3)连接，通过控制总线与控制器(4)连接，数字包封电路(2)处理后的并行数据输出到复用电路(5)，复用电路(5)输出串行的高速数据依次通过激光驱动器(6)，激光器(7)后，调制为光信号输出，模块内的PIN/TIA电路(8)有光信号输入端，其输出经限幅放大器(9)后输出高速串行数据信号，再经过时钟和数据恢复及解复用电路(10)后，输出并行数据及其时钟信号(d)到数字包封电路(2)，数字包封电路(2)对其进行处理后，输出并行信号到时钟数据恢复和解复用电路(11)，再转换为高速串行的接收数据输出。
电路(1)和(10)的一端输出端分别接到一个锁相环电路，压控振荡器输出的时钟信号通过锁相环电路同步于发送或接收数据的时钟信号，压控振荡器输出的时钟信号又作为参考时钟输出到复用电路(5)或(11)，复用电路(5，11)产生的本地时钟信号(b，c)同步于它的输入参考时钟，输入至数字包封电路(2)。
锁相环电路包括鉴频鉴相器的两个输入端分别与一个分频器连接，一个分频器的输入端与电路(1)或(10)的一路输出连接，鉴频鉴相器的输出经环路滤波器后至压控振荡器的控制端，压控振荡器的输出至另一分频器的输入端，时钟b∶a或d∶c均为15/14。
控制接口(12)是模块对外的控制口，控制器(4)通过控制总线连接到控制接口(12)，可编程器件(3)通过开销控制总线连接到控制接口(12)。
数字包封电路(2)将接收到的发送数据映射到ITU-G709的帧结构中，并负责开销的插入和FEC编码，同时将接收到的接收数据进行FEC解码、性能统计、开销抽取和解帧，成帧或解帧后的16路并行数据输出到复用电路(5)和(11)。
控制器(4)完成对数字包封电路(2)的控制功能，可编程器件(3)完成对数字包封电路(2)的开销处理和GCC的传递，控制接口(12)完成外部系统与模块之间控制、监控和开销信息的传递。
本实用新型有如下特点和优点1、在一个模块内实现了双向数字包封功能，符合G709标准。
2、模块内带有两对复用/解复用电路。
3、支持STM-1/STM-4/SSTM-16和Grigabit Ethemel多种速率。
4、采用比特同步的方式对业务信号映射和解映射。
5、专的门GCC接口，支持GCC通信。
6、方便的控制接口，便于开销的控制和监控。
7、FEC编码改善了光信噪比，延长了传输距离。
8、体积小，便于集成到现有的系统中。
9、可以选择是否成帧和FEC编码，兼容已有的通信系统。
图1为本实用新型的框图。
具体实施方式
以下结合附图1来说明本实用新型近端输入的串行发送数据，通过模块内的时钟和数据恢复及解复用电路1后，输出16路并行数据及其时钟到数字包封电路2，数字包封电路2将接收到的数据映射到ITU-TG709的帧结构中，并负责开销的插入与FEC编码。成帧后的16路并行数据输出到复用电路5后，又复用为串行的高速数据，再通过激光驱动器6和激光器7后，调制为光信号输出。
图1中采用的是同步映射方法，即发送的业务数据按照比特同步的方式映射到G709的帧结构中，按照G709的要求，本地时钟要同步于输入信号的时钟，图中用锁相环电路实现同步映射。时钟数据恢复电路1从输入的发送数据中提取出时钟信号，这个时钟信号通过分频器13后，其分频时钟输到鉴频鉴相器14的一个输入端；压控振荡器15的输出通过分频器17后，其分频时钟输出到鉴频鉴相器14的另一个输入端，两个时钟信号鉴相后的误差信号通过环路滤波器15后，转变为压控振荡器的控制信号，去控制压控振荡器16的振荡频率。通过这个锁相环电路，压控振荡器16输出的时钟信号同步于发送数据的时钟信号，这个时钟信号又作为参考时钟输出到复用电路5。复用电路5产生的时钟信号是本地时钟信号，同步于它的输入参考时钟。所以，通过压控振荡器16和锁相环电路，本地时钟b就同步于发送数据的时钟a，满足了比特同步映射的条件。数字包封电路的数据输出口采用的是反向时钟。按照G709标准，输入的发送数据作为净荷映射到G709的帧结构中，成帧后的数据与输入数据的速率之比为15/14。为满足速率的变化，对分频器13和分频器17选择合适的分频数，对压控振荡器16选择合适的中心频率，以满足时钟b与时钟a的频率之比为15/14。
远端的输入光信号，通过PIN/TIA电路8、限幅放大器9后，转换为高速串行数据信号，再经过时钟和数据恢复及解复用电路10后，输出16路并行数据及其时钟信号到数字包封电路2，数字包封电路对其进行FEC解码、性能统计和开销的抽取，并将信号解帧后，将净荷按16路并行信号输出到复用电路11，再转换为高速串行的接收数据输出。
由于采用比特同步的映射方法，时钟c必须与时钟d同步。与发射方向类似，也采用锁相环电路实现同步。压控振荡器1 8的输出时钟通过锁相环(分频器19、分频器20、鉴频鉴相器21、环路滤波器22)同步于从接收数据中恢复的时钟d，同时它的输出时钟作为复用电路11的参考时钟，即复用电路11产生的时钟c同步于压控振荡器18的输出时钟。这样，就保证了时钟c同步于时钟d。合理选择分频器19和分频器20的分频数，以满足时钟d和时钟c的频率之比为15/14。
控制器4完成对整个模块的控制，包括参数的设置和状态的查询，并负责对外接口的通信。可编程器件3完成对数字包封电路开销的实时处理，并提供对外的开销控制总线，包括GCC接口。外部系统通过控制接口12完成对模块参数的设置，获取监控信息，实时获取抽取的开销信息。专门的GCC接口，支持GCC实时地插入和抽取。模块也向系统提供内部光模块的监控信息和告警信息。
模块在近端有一个高速电接口和一个低速电接口。高速接口用来传输近端高速的串行发送数据和串行接收数据；低速接口即控制接口12，包括控制总线，开销控制总线、GCC接口和电源接口。模块远端为两个标准的光接口，用来上、下光信号。
权利要求1.具有数字包封功能的光收发模块，其特征在于模块内的时钟和数据恢复及解复用电路(1)有串行发送数据输入端，其输出并行数据及其时钟(a)到数字包封电路(2)，封字包封电路(2)通过开销接口与可编程器件(3)连接，通过控制总线与控制器(4)连接，数字包封电路(2)处理后的并行数据输出到复用电路(5)，复用电路(5)输出串行的高速数据依次通过激光驱动器(6)，激光器(7)后，调制为光信号输出，模块内的PIN/TIA电路(8)有光信号输入端，其输出经限幅放大器(9)后输出高速串行数据信号，再经过时钟和数据恢复及解复用电路(10)后，输出并行数据及其时钟信号(d)到数字包封电路(2)，数字包封电路(2)对其进行处理后，输出并行信号到时钟数据恢复和解复用电路(11)，再转换为高速串行的接收数据输出。
2.根据权利要求1所述的光收发模块，其特征在于电路(1)和(10)的一端输出端分别接到一个锁相环电路，压控振荡器输出的时钟信号通过锁相环电路同步于发送或接收数据的时钟信号，压控振荡器输出的时钟信号又作为参考时钟输出到复用电路(5)或(11)，复用电路(5，11)产生的本地时钟信号(b，c)同步于它的输入参考时钟，输入至数字包封电路(2)。
3.根据权利要求2所述的光收发模块，其特征在于锁相环电路包括鉴频鉴相器的两个输入端分别与一个分频器连接，一个分频器的输入端与电路(1)或(10)的一路输出连接，鉴频鉴相器的输出经环路滤波器后至压控振荡器的控制端，压控振荡器的输出至另一分频器的输入端，时钟b∶a或d∶c均为15/14。
4.根据权利要求1所述的光收发模块，其特征在于控制接口(12)是模块对外的控制口，控制器(4)通过控制总线连接到控制接口(12)，可编程器件(3)通过开销控制总线连接到控制接口(12)。
5.根据权利要求1所述的光收发模块，其特征在于数字包封电路(2)将接收到的发送数据映射到ITU-G709的帧结构中，并负责开销的插入和FEC编码，同时将接收到的接收数据进行FEC解码、性能统计、开销抽取和解帧，成帧或解帧后的(16)路并行数据输出到复用电路(5)和(11)。
6.根据权利要求1所述的光收发模块，其特征在于控制器(4)完成对数字包封电路(2)的控制功能，可编程器件(3)完成。对数字包封电路(2)的开销处理和GCC的传递，控制口(12)完成外部系统与模块之间控制、监控和开销信息的传递。
专利摘要本实用新型为具有数字包封功能的光收发模块，时钟和数据恢复及解复用电路(1)有串行发送数据输入端，其输出并行数据及其时钟(a)到数字包封电路(2)，封字包封电路(2)通过开销接口与可编程器件(3)连接，通过控制总线与控制器(4)连接，数字包封电路(2)的处理后的并行数据输出到复用电路(5)，复用电路(5)输出串行的高速数据依次通过激光驱动器(6)，激光器(7)后，调制为光信号输出，模块内的PIN/TIA电路(8)有光信号输入端，其输出经限幅放大器(9)后输出高速串行数据信号，再经过时钟和数据恢复及解复用电路(10)后，输出并行数据及其时钟信号(d)到数字包封电路(2)，数字包封电路(2)对其进行处理后，输出并行信号到时钟数据恢复和解复用电路(11)，再转换为高速串行的接收数据输出。
文档编号H04B10/06GK2537176SQ0222240
公开日2003年2月19日 申请日期2002年4月27日 优先权日2002年4月27日
发明者王代群 申请人:飞博创(成都)科技有限公司