专利名称：纠错编码/解码装置和纠错编码/解码方法
技术领域：
本发明涉及一种使用块编码的纠错编码/解码装置和纠错编码/解码方法。
背景技术：
近年来，正在进行有关能够在数据通信系统中实现高速数据传输的通信方式的研究。例如，在移动通信领域方面，在3GPP(3rd GenerationPartnership Project，第3代合作伙伴项目)的HSDPA(High Speed DownlinkPacket Access，高速下行链路分组接入)和3GPP2(3rd GenerationPartnership Project 2，第3代合作伙伴项目2)的1xEV-DO(1x Evolution-Data Only，对CDMA2000 1X网络在数据业务方面的增强手段)中，正在分别进行有关高速分组通信方式的研究。
此外，在HSDPA和1xEV-DO中，正在进行有关通过降低传输数据(分组)时的差错的发生频度，来提高吞吐量的纠错技术的研究。例如，在由3GPP正在推进标准化的W-CDMA(Wideband-Code Division MultipleAccess，宽带码分多址)方式中，纠错编码采用了块码(例如，特播码)(例如，3GPP TS 25.212 V5.2.0(2002-09)3rd Generation PartnershipProject(第3代合作伙伴项目)；Technical Specification Group Radio AccessNetwork(技术规范组无线接入网)；Multiplexing and channel coding(复用与信道编码)(FDD频分双工)(Release 5第五版)参照2002年9月)。此外，在由3GPP2正在推进标准化的cdma2000方式中也是如此。
下面概述关于在W-CDMA方式的下行链路中的以往的发送装置的操作，以及和该发送装置进行数据通信的接收装置的操作。图1是说明以往的发送装置和接收装置的操作的例子的图。
首先，发送装置为在后段中的纠错编码，在块分割部中将发送数据分割为多个块(S1)。在此分割中，确定分割后的各块的块大小，以确定划分位置，该划分位置使自发送数据的规定位置(发送数据的前端或前一个块的划分位置之后的紧接的位置)至后面的相当于块大小的位置间的连续数据成为一个块，以基于该划分位置分割发送数据。
然后，在纠错编码部中基于每个分割的块，将发送数据进行纠错编码(S2)。然后，在编码块连结部中，将基于每个块被纠错编码的发送数据以与发送数据被分割时的块的顺序相同的块的顺序进行串行连结(S3)。然后，在速率匹配部中，对连结的发送数据进行速率匹配(S4)。
然后，在比特交织部中进行比特交织(S5)。这样，生成1帧编码数据。
然后，接收装置在比特解交织部中对来自发送装置的编码数据(接收数据)进行比特解交织(S6)。进行比特交织和比特解交织的目的在于，作为用于纠错的特播码(Turbo code)的特征，对随机差错的纠错能力优异，因此使在传输路径上有可能受到的突发差错随机化。
接着，在速率解匹配部中进行速率解匹配(S7)。然后，在编码块分割部中，为在后段的纠错解码，将接收数据分割为多个(与在发送装置中的块的数目相同)编码块(S8)。然后，在纠错解码部中，基于每个分割的编码块，将接收数据进行纠错解码(S9)。然后，在解码块连结部中，将基于每个编码块被纠错解码的接收数据，以与接收数据被分割时的块的顺序相同的块的顺序进行连结(S10)。这样，获得解码数据。
然而，在上述以往的发送装置中，以块为单位对发送数据进行分割和连结，另外，连结编码块之后进行比特交织。因此，例如在以信息传输速率大于或等于100Mbit/s的高速的数据传输速度处理大容量的数据传输时，不仅会增大在块分割部或编码块连结部中的处理运算量，还会增大在比特交织部中的处理运算量。假定将纠错编码中的编码率设定为1/2时，纠错编码之后的比特速率成为200Mbit/s，以要求比特交织部高速工作。
因此，在以往的发送装置中，存在以下问题随着信息传输速率的高速化，对编码块的连结和比特交织的工作速度也要求高速化，所以硬件的规模增大或软件的处理量增加。另外，在进行重发控制时，作为提高吞吐量的方法有更换初次发送分组的发送比特模式和重发分组的发送比特模式的方法。在使用该方法提高吞吐量时，需要在比特交织部中切换交织模式，存在控制变得复杂的问题。
发明内容
本发明的目的在于提供一种纠错编码/解码装置和纠错编码/解码方法，能够将整个装置的电路规模和处理运算量的增大抑制到最小限度，同时提高整个系统的吞吐量。
根据本发明的一方案，提供一种纠错编码装置，包括分割部件，将发送数据分割为多个块；纠错编码部件，以块为单位纠错编码被分割的发送数据；连结部件，连结以块为单位被纠错编码的发送数据；以及控制部件，控制所述分割部件和所述连结部件中的至少一方，使其以比特为单位进行发送数据的分割或发送数据的连结。
根据本发明的另一方案，提供一种纠错解码装置，包括分割部件，将接收数据分割为多个块；纠错解码部件，以块为单位纠错解码被分割的接收数据；连结部件，连结以块为单位被纠错解码的接收数据；以及控制部件，根据与纠错编码装置中的控制内容对应的控制内容，控制所述分割部件和所述连结部件中的至少一方，使其以比特为单位进行接收数据的分割或接收数据的连结。
根据本发明的另一方案，提供一种纠错编码方法，包括分割步骤，将发送数据分割为多个块；纠错编码步骤，以块为单位纠错编码被分割的发送数据；以及连结步骤，连结以块为单位被纠错编码的发送数据；以及在所述分割步骤和所述连结步骤的至少之一中，以比特为单位进行发送数据的分割或发送数据的连结。
根据本发明的另一方案，提供一种纠错解码方法，包括分割步骤，将接收数据分割为多个块；纠错解码步骤，以块为单位纠错解码被分割的接收数据；以及连结步骤，连结以块为单位被纠错解码的接收数据；以及根据与纠错编码装置中的控制内容对应的控制内容，在控制所述分割步骤和所述连结步骤至少之一中，以比特为单位进行接收数据的分割或接收数据的连结。
本发明的数据通信系统包括发送装置，其具有第一分割部件，将数据分割为多个块；纠错编码部件，以块为单位纠错编码被分割的数据；第一连结部件，连结以块为单位被纠错编码的数据；以及第一控制部件，控制所述第一分割部件和所述第一连结部件中的至少一方、使其以比特为单位进行数据的分割或数据的连结；接收装置，其具有第二分割部件，将来自所述发送装置的接收数据分割为所述多个块；纠错解码部件，以块为单位纠错解码被分割的接收数据；第二连结部件，连结以块为单位被纠错解码的接收数据；以及第二控制部件，根据与所述第一控制部件的控制内容对应的控制内容，控制所述第二分割部件和所述第二连结部件中的至少一方，使其以比特为单位进行接收数据的分割或接收数据的连结。
图1是说明以往的发送装置和接收装置的操作的例子的图；图2是表示本发明一实施例的数据通信系统的主要部分的结构方框图；图3是表示本实施例的纠错编码装置的结构方框图；图4是表示本实施例的纠错解码装置的结构方框图；图5是说明本实施例的纠错编码装置和纠错解码装置的第一操作的例子的图；图6是说明本实施例的编码块的连结的图；图7是说明本实施例的接收数据的分割的图；图8是说明本实施例的纠错编码装置和纠错解码装置的第二操作的例子的图；图9是说明本实施例的发送数据的分割的图；图10是说明本实施例的解码块的连结的图；图11是说明本实施例的发送装置和接收装置的随着H-ARQ(混合自动重发请求)控制的操作的图；图12是表示本实施例的初次发送分组的比特的顺序的图；以及图13是表示本实施例的初次重发分组的比特的顺序的图。
具体实施例方式
下面参照附图详细说明本发明的实施例。在以下的实施例中，以从发送装置发送到接收装置的发送数据是大于所规定的最大的块大小的数据为前提来进行说明。
图2是表示本发明一实施例的数据通信系统的主要部分的结构方框图。图2所示的数据通信系统具有发送装置100和接收装置200。发送装置100和接收装置200通过传输路径(有线传输路径或无线传输路径)300相互进行数据通信。
发送装置100具有CRC(Cyclic Redundancy Check，循环冗余校验)附加部110、缓冲器120、纠错编码装置130、复用部140、调制部150、发送部160、以及重发请求比特接收部170。
纠错编码装置130的内部结构如图3所示。纠错编码装置130具有数据分割部132、N个(N是大于或等于2的整数)纠错编码部134-1、...、134-N、数据连结部136、以及分割/连结控制部138。以下，将N个纠错编码部134-1至134-N中的任意一个记述为“纠错编码部134”。
CRC附加部110将用于差错检测的CRC附加到发送数据。
缓冲器120暂时存储被附加了CRC的发送数据。另外，没有接收到重发请求比特(NACKNegative ACKnowledgment，否定应答)时，即，接收到ACK(ACKnowledgment，确认应答)时，输出新的发送数据，而接收到NACK时，再次输出发送过的发送数据。
数据分割部132根据分割/连结控制部138指示的发送方分割模式，将发送数据分割为n个(n是大于或等于2，并且小于或等于N的整数)块。此时，进行发送数据的分割，该分割使分割后的各块的块大小(以下称之为“第一块大小”)小于或等于所述最大的块大小，并且均等，并且，使其为对应于编码块的大小或编码率的比特数。当第一块大小不均等时，将信息“0”附加到数据的前端。数据分割部132再将通过对发送数据进行分割而生成的n个分割块分别分配到n个纠错编码部134。
N个纠错编码部134的每一个当被分配了n个分割块中的一个时，对该分割块进行纠错编码。并且，输出通过将分割块进行纠错编码而生成的编码块。
数据连结部136通过将以块为单位进行纠错编码的n个编码块，按照分割/连结控制部138指示的发送方连结模式进行连结，而生成编码数据。
分割/连结控制部138控制数据分割部132和数据连结部136中的至少一方，使其以比特为单位进行发送数据的分割或编码块的连结。
更具体地说，分割/连结控制部138在使数据分割部132以比特为单位进行发送数据的分割时，向数据分割部132指示以比特为单位分割发送数据时的发送方分割模式。在这里，被指示的发送方分割模式是第一发送方分割模式和第二发送方分割模式中的任意一种。其中，第一发送方分割模式是以按每一比特串并行变换发送数据的配置来分割发送数据的模式；而第二发送方分割模式分割发送数据，将与第一块大小相同数的连续的比特配置到一个分割块的模式。
在该发送方分割模式的指示中，分割/连结控制部138当接收到ACK时，向数据分割部132指示第二发送方分割模式；而当接收到NACK时，向数据分割部132指示第一发送方分割模式。这样，根据重发请求比特的接收结果来切换向数据分割部132指示的发送方分割模式。
另外，在本实施例中，使用了上述两种发送方分割模式，但也可以使用大于或等于三种的不同的发送方分割模式。例如当初次重发后接收到NACK时，指示与第一和第二发送方分割模式不同的第三发送方分割模式。这样，可以按每次重发来变更向数据分割部132指示的发送方分割模式。
此外，分割/连结控制部138在使数据连结部136以比特为单位进行编码块的连结时，向数据连结部136指示以比特为单位连结编码块时的发送方连结模式。在这里，被指示的发送方连结模式是第一发送方连结模式和第二发送方连结模式中的任意一种。其中，第一发送方连结模式是以按每一比特并串行变换n个编码块的配置来连结编码块的模式；而第二发送方连结模式是以不变更在各编码块中的比特的顺序的配置来连结编码块的模式。
在该发送方连结模式的指示中，分割/连结控制部138当接收到ACK时，向数据连结部136指示第二发送方连结模式；而当接收到NACK时，向数据连结部136指示第一发送方连结模式。这样，根据重发请求比特的接收结果来切换向数据连结部136指示的发送方连结模式。
另外，在本实施例中，使用了上述两种发送方连结模式，但也可以使用大于或等于三种的不同的发送方连结模式。例如当初次重发后接收到NACK时，指示与第一和第二发送方连结模式不同的第三发送方连结模式。这样，可以按每次重发来变更向数据连结部136指示的发送方连结模式。
此外，分割/连结控制部138生成表示数据分割部132和数据连结部136的控制内容(就是说，向数据分割部132和数据连结部136指示的发送方分割模式和发送方连结模式)的控制信息。
复用部140将控制信息与编码数据进行复用。
调制部150使用适合在传输路径300中的传播环境的方式，将复用了控制信息的编码数据进行调制、使调制后的编码数据的量与无线频带相匹配。
发送部160发送调制后的编码数据。
重发请求比特接收部170接收来自接收装置200的重发请求比特发送部270的重发请求比特。更具体地说，将自重发请求比特发送部270接收到的ACK或NACK转送到缓冲器120和纠错编码装置130。
接着，说明与上述发送装置100进行数据通信的接收装置200的结构。
接收装置200具有接收部210、解调部220、分离部230、合成部240、纠错解码装置250、差错检测部260以及重发请求比特发送部270。
纠错解码装置250的内部结构如图4所示。纠错解码装置250具有数据分割部252，M个(M是大于或等于N的整数)纠错解码部254-1、...、254-M、数据连结部256、以及分割/连结控制部258。以下，将M个纠错解码部254-1至254-M中的任意一个记述为“纠错解码部254”。
接收部210通过传输路径300接收来自发送装置100的编码数据。
解调部220使用与调制部150使用过的方式相同的方式对接收到的编码数据(以下称之为“接收数据”)进行调制。
分离部230将与接收数据进行复用的控制信息自接收数据中分离出来。
合成部240当来自分离部230的接收数据为新的数据(初次发送的数据)时，原封不动地输出该接收数据，并同时暂时存储该接收数据。另一方面，当来自分离部230的接收数据为接收过的数据(重发数据)时，将该接收数据与被暂时存储起来的接收数据进行合成，以输出合成后的接收数据。
数据分割部252根据分割/连结控制部258指示的接收方分割模式，将接收数据分割为n个块。接着，数据分割部252将由接收数据的分割而生成的n个分割编码块分别分配到n个纠错解码部254。另外，以进行编码之前的发送数据为基准来确定各分割编码块的块大小(以下称之为“第二块大小”)。
M个纠错解码部254的每一个当分配到n个分割编码块中的一个时，对该分割编码块进行纠错解码。接着输出通过将分割编码块进行纠错解码而生成的解码块。
数据连结部256通过将以块为单位进行纠错解码的n个解码块，按照分割/连结控制部258指示的接收方连结模式进行连结，而生成解码数据。
分割/连结控制部258取得控制信息。并且，以与控制信息所表示的控制内容对应的控制内容，控制数据分割部252和数据连结部256中的至少一方，使其以比特为单位进行接收数据的分割或解码块的连结。
更具体地说，分割/连结控制部258在使数据分割部252以比特为单位进行接收数据的分割时(数据连结部136以比特为单位对发送数据进行连结时)，向数据分割部252指示以比特为单位分割接收数据时的接收方分割模式。在这里，被指示的接收方分割模式是第一接收方分割模式和第二接收方分割模式中的任意一种。其中，第一接收方分割模式是以按每一比特串并行变换接收数据的配置来分割接收数据的模式；而第二接收方分割模式分割接收数据，将与第二块大小相同数的连续的比特配置到一个分割编码块的模式。
在该接收方分割模式的指示中，分割/连结控制部258在接收数据为初次发送的数据时，向数据分割部252指示第二接收方分割模式；而在接收数据为重发数据时，向数据分割部252指示第一接收方分割模式。这样，根据接收数据来切换向数据分割部252指示的接收方分割模式。
另外，在本实施例中，使用了上述两种接收方分割模式，但模式的数目不限于2个。分割/连结控制部258具有与分割/连结控制部138具有的发送方连结模式相同数目的接收方分割模式。并且，分割/连结控制部258总是使用与分割/连结控制部138向数据连结部136指示的发送方连结模式对应的接收方分割模式。就是说，按每次重发来变更发送方连结模式时，也按每次重发来变更接收方分割模式。
此外，分割/连结控制部258在使数据连结部256以比特为单位进行编码块的连结时(数据分割部132以比特为单位进行发送数据的分割时)，向数据连结部256指示以比特为单位连结解码块时的接收方连结模式。在这里，被指示的接收方连结模式是第一接收方连结模式和第二接收方连结模式中的任意一种。其中，第一接收方连结模式是以按每一比特并串行变换接收数据n个解码块的配置来连结解码块的模式；而第二接收方连结模式是以不变更在各解码块中的比特的顺序的配置来连结解码块的模式。
在该接收方连结模式的指示中，分割/连结控制部258在接收数据为初次接收的数据时，向数据连结部256指示第二接收方连结模式；而在接收数据为重发数据时，向数据连结部256指示第一接收方连结模式。这样，根据接收数据来切换向数据连结部256指示的接收方连结模式。
另外，在本实施例中，使用了上述两种接收方连结模式，但模式的数目不限于2个。分割/连结控制部258具有与分割/连结控制部138具有的发送方分割模式相同数目的接收方连结模式。此外，分割/连结控制部258总是使用与分割/连结控制部138向数据分割部132指示的发送方分割模式对应的接收方连结模式。就是说，按每次重发来变更发送方分割模式时，也按每次重发来变更接收方连结模式。
差错检测部260对解码数据进行差错检测。
重发请求比特发送部270在差错检测部260没有检测出接收差错时发送ACK；而在差错检测部260检测出接收差错时发送NACK。
接下来，举2个例子来说明在具有上述结构的发送装置100和接收装置200中的纠错编码装置130和纠错解码装置250的操作。另外，在这里，以下述内容为前提进行说明，即，最大的块大小为5114比特；分割前的发送数据具有18304比特；纠错编码部134和纠错解码部254的个数为4个；以及在纠错编码部134中以1/2的编码率和12比特的尾部比特进行特播编码。
下面用图5来说明作为第一操作的例子的分割/连结控制部138指示第一发送方连结模式的情况。
首先，纠错编码装置130通过数据分割部132将发送数据TD分割成4个块来生成4个编码块BK#1～#4。在这里，各编码块BK#1～#4的块大小为4576比特。然后，将4个编码块BK#1～#4分别分配到4个纠错编码部134。
然后，在4个纠错编码部134中，将分配到的分割块BK#1～#4以块为单位进行特播编码来生成4个编码块CBK#1～#4。
另外，在本实施例中，对纠错编码方式采用了特播编码方式，但不限于此。例如，也可以对纠错编码方式采用LDPC(Low-Density ParityCheck，低密度奇偶校验)。
然后，在数据连结部136中，将4个编码块CBK#1～#4进行连结来生成编码数据CD。
更具体地说，根据分割/连结控制部138指示的第一发送方分割模式，按照一定的配置来进行编码块CBK的连结。通过该配置，使包含在编码块CBK#1中的编码比特CB#1～#9164，包含在编码块CBK#2中的编码比特CB#9165～#18328，包含在编码块CBK#3中的编码比特CB#18329～#27492，以及包含在编码块CBK#4中的编码比特CB#27493～#36656按每一比特进行并串行变换(参照图6)。
例如，位于编码块CBK#1的前端的编码比特CB#1被配置到编码数据CD的前端的位置，位于编码块CBK#2的前端的编码比特CB#9165被配置到编码比特CB#1的后一个位置，位于编码块CBK#3的前端的编码比特CB#18329被配置到编码比特CB#9165的后一个位置，位于编码块CBK#4的前端的编码比特CB#27493被配置到编码比特CB#18329的后一个位置。并且，自位于各编码块CBK的从前端数第2个位置的编码比特CB#2，#9166，#18330，#27494至位于各编码块CBK的末端的编码比特CB#9164，#18328，#27492，#36656的每一个，按照与编码比特CB#1，#9165，#18329，#27493相同的模式，分别被配置到编码数据CD的规定的位置。
这样生成的编码数据CD与控制信息进行复用，以通过传输路径300传输到接收装置200。此时，有可能在接收装置200中成为突发差错的噪声混入到编码数据CD。例如，如图8所示，噪声集中混入到编码数据CD中的相当于编码块CBK#1的部分。
然后，纠错解码装置250在数据分割部252中将混入噪声的接收数据RD分割为4个块。由此，生成4个分割编码块DCBK#1～#4。在这里，各分割编码块的块大小为9164比特。并且，分割编码块DCBK#1与编码块CBK#1相对应，分割编码块DCBK#2与编码块CBK#2相对应，分割编码块DCBK#3与编码块CBK#3相对应，分割编码块DCBK#4与编码块CBK#4相对应。
更具体地说，根据分割/连结控制部258指示的第一接收方分割模式，将各比特配置到各分割编码块DCBK，使从位于接收数据RD的前端的编码比特CB#1至位于末端的编码比特CB#36656的所有的编码比特按每一比特进行串并行变换(参照图7)。
例如，位于接收数据RD的前端的编码比特CB#1被配置到分割编码块DCBK#1的前端，位于从前端数第2个位置的编码比特CB#9165被配置到分割编码块DCBK#2的前端，位于从前端数第3个位置的编码比特CB#18329被配置到分割编码块DCBK#3的前端，位于从前端数第4个位置的编码比特CB#27493被配置到分割编码块DCBK#4的前端，以及位于从前端数第5个位置的编码比特CB#2被配置到分割块BK#1的第2个位置。并且，自位于接收数据RD的从前端数第6个位置的编码比特CB#9166至位于接收数据RD的末端的编码比特CB#36656的每一个，按照与接收数据RD的自前端的5个编码比特CB#1，#9165，#18329，#27493，#2相同的模式，分别被配置到分割编码块DCBK#1～#4的规定的位子。
此时，集中混入到接收数据RD的相当于编码块CBK#1的部分的噪声被分散。这样，使得在接收装置200中有可能发生的突发差错随机化，由此来降低接收差错的发生频率。
然后，将分割编码块DCBK#1～#4分别分配到4个纠错解码部134。
然后，在4个纠错编码部254中，通过将分配到的分割编码块DCBK#1～#4以块为单位进行特播编码来生成4个解码块DBK#1～#4。
然后，在数据连结部256中，通过连结4个解码块DBK#1～#4来生成解码数据DD。
下面用图8来说明作为第二操作的例子的分割/连结控制部138指示第一发送方分割模式的情况。
首先，纠错编码装置130通过数据分割部132将发送数据TD分割成4个(18304比特/5114比特＝3.57...)块来生成4个编码块BK#1～#4。在这里，各编码块BK#1～#4的块大小为4576比特。然后，将4个编码块BK#1～#4分别分配到4个纠错编码部134。
更具体地说，根据分割/连结控制部138指示的第一发送方分割模式，按照将发送数据TD的自前端的比特B#1至末端的比特B#18304的所有比特按每一比特串并行变换的配置来分割发送数据TD(参照图9)。
例如，比特B#1被配置到分割块BK#1的前端，比特B#2被配置到分割块BK#2的前端，比特B#3被配置到分割块BK#3的前端，比特B#4被配置到分割块BK#4的前端，以及比特B#5被配置到分割块BK#1的第2个位置。此外，比特B#6～B#18300以与比特B#1～B#5相同的模式，被配置到分割块BK#1～#4的规定的位置。并且，比特B#18301被配置到分割块BK#1的末端，比特B#18302被配置到分割块BK#2的末端，比特B#18303被配置到分割块BK#3的末端，以及比特B#18304被配置到分割块BK#4的末端。
然后，在4个纠错编码部134中，将分配到的分割块BK#1～#4以块为单位进行特播编码来生成4个编码块CBK#1～#4。
然后，在数据连结部136中，将4个编码块CBK#1～#4按照块的号码的顺序进行连结来生成编码数据CD。编码数据CD与控制信息进行复用，以通过传输路径300传输到接收装置200。此时，有可能在接收装置200中成为突发差错的噪声混入到编码数据CD。例如，如图5所示，噪声集中混入到编码数据CD中的相当于编码块CBK#1的部分。
然后，纠错解码装置250在数据分割部252中将混入噪声的接收数据RD分割为4个块。由此，生成4个分割编码块DCBK#1～#4。在这里，分割编码块DCBK#1与编码块CBK#1相对应，分割编码块DCBK#2与编码块CBK#2相对应，分割编码块DCBK#3与编码块CBK#3相对应，分割编码块DCBK#4与编码块CBK#4相对应。分割编码块DCBK#1～#4分别分配到4个纠错解码部254。
然后，在4个纠错解码部254中，通过将分配到的分割编码块DCBK#1～#4以块为单位进行特播解码来生成4个解码块DBK#1～#4。
然后，在数据连结部256中，通过连结4个解码块DBK#1～#4来生成解码数据DD。
更具体地说，根据分割/连结控制部258指示的第一接收方连结模式，按照一定的配置来进行解码块DBK的连结。通过该配置，使包含在解码块DBK#1中的比特B#1、#5、#9、...、#18301、包含在解码块DBK#2中的比特B#2、#6、#10、...、#18302、包含在解码块DBK#3中的比特B#3、#7、#11、..、#18303、以及包含在解码块DBK#4中的比特B#4、#8、#12、...、#18304按每一比特进行并串行变换(参照图10)。
例如，比特B#1被配置到解码数据DD的前端的比特，比特B#2被配置到比特B#1的后一个位置，比特B#3被配置到比特B#2的后一个位置，比特B#4被配置到比特B#3的后一个位置，比特B#5被配置到比特B#4的后一个位置。此外，比特B#6～B#18300以与比特B#1～B#5相同的模式，被配置到解码数据DD。并且，比特B#18301被配置到比特B#18300的后一个位置，比特B#18302被配置到比特B#18301的后一个位置，比特B#18303被配置到比特B#18302的后一个位置，比特B#18304被配置到比特B#18303的后一个(解码数据DD的末端)位置。
此时，即使受到与第一操作例相同的在传输路径中的噪声混入(即使传输路径的特性相同)，也能够将噪声混入分配到与第一操作例相异的比特。这样，通过分割/连结控制部138切换发送方分割/连结模式，能够非常简单地变更传输路径上的比特发送顺序。
下面，用图11来说明随着H-ARQ(Hybrid-Automatic Repeat reQuest，混合自动重发请求)控制的发送装置100和接收装置200的操作。
发送装置100在进行分组P#1的初次发送时，在纠错编码装置130中使用第二发送方分割模式。图12表示初次发送时的分组P#1的比特的顺序。另外，图中的曲线C1表示传输路径300的衰落环境。在这里，噪声混入到位于从前端数第8个和第9个位置的比特#8和#9。
然后，接收装置200在接收初次发送来的分组P#1时，在纠错解码装置250中使用第二接收方分割模式。然后，对初次发送来的分组P#1进行差错检测，其结果检测出接收差错，因此向发送装置100发送NACK。
接收到NACK的发送装置100在进行分组P#1的重发(在本实施例中为初次重发)时，在纠错编码装置130中使用第一发送方分割模式。图13表示重发时的分组P#1的比特的顺序。另外，图中的曲线C2表示传输路径300的衰落环境。并且，此时的衰落环境与初次发送时的衰落环境大致相同。因此，噪声混入到位于从前端数第8个和第9个位置的比特#14和#3。
接收到重发来的分组P#1的接收装置200进行分组合成。并且，在纠错解码装置250中使用第一接收方连结模式。然后，对合成后的分组P#1进行差错检测，其结果没有检测出接收差错。这是由于重发的分组P#1具有与初次发送的分组P#1相异的比特的顺序，因此通过合成可以得到时间分集增益。
另外，根据交织模式变更来变更在初次发送时和重发时分别发送的分组的比特的顺序的方法及其效果，在“有关在MC-CDMA中使用HARQ时的交织器的探讨”(松元，二木，三好，上杉，三木2002年电子情报通信学会综合大会，B-5-206)中被公开。根据该公开，通过按每次重发切换交织模式(在本实施例中为分割模式和连结模式)来获得分集增益，降低重发次数，提高吞吐量。
在本实施例中，不是基于每次重发进行交织模式的变更，而是基于每次重发进行数据的分割和连结的模式的变更。但是，其结果得到分集增益的这一点是相同的，因此，如上所述，进行分割模式和连结模式的变更时，也能够降低重发次数，提高吞吐量。
然后，接收装置200向发送装置100发送ACK。
接收到ACK的发送装置100进行分组P#2的初次发送。此时，纠错编码装置130使用第二发送方分割模式。此后的发送装置100的发送操作和接收装置200的接收操作与上述操作相同。
这样，按每次重发来变更发送方分割模式时，只要根据其变更接收方连结模式，就能够通过时间分集来提高接收差错率的特性，减少重发次数。因此，能够通过非常简单的控制来提高整个系统的吞吐量。
另外，在这里，在进行分组的初次发送时，使用了第二发送方分割模式和第二接收方连结模式，而在进行分组的重发时，使用了第一发送方分割模式和第一接收方连结模式。但是，也可以在进行分组的初次发送时，使用第二发送方连结模式和第二接收方分割模式，而在进行分组的重发时，使用第一发送方连结模式和第一接收方分割模式。此时，也能够实现与上述操作相同的效果。
这样，根据本实施例，只要根据第一发送方分割模式来分割发送数据并根据第一接收方连结模式来连结解码块，或者，只要根据第一发送方连结模式来连结编码块并根据第一接收方分割模式来分割接收数据，就能够在发送装置100中变更发送数据的比特的顺序，并且，在接收装置200中，能够一边将在发送装置100中变更的比特的顺序进行复原，一边将在传输路径300中混入到的集中的噪声进行分散。因此，能够提高接收装置200的接收差错率，将各装置100、200的处理运算量的增大抑制到最小限度，同时提高整个系统的吞吐量。此外，各装置100、200不需要设置分别进行比特交织和比特解交织的电路，因此能够减小各装置100、200的规模。
另外，在本实施例中，使用了按每1比特来配置的用于分割数据的分割模式和按每1比特来配置的连结数据的连结模式。但是，数据的分割和连结不限于按每1比特的配置。只要是能够分散在传输路径中混入的集中的噪声的分割模式和连结模式，也可以使用按多个比特来配置的分割和连结数据的分割模式和连结模式。
此外，在本实施例中，纠错解码装置250通过自纠错编码装置130接收控制信息来确定分割模式和连结模式。但是，纠错编码装置130和纠错解码装置250也可以是根据预定规则分别确定分割模式和连结模式的结构，也可以是由外部装置设置分割模式和连结模式的结构。
此外，在本实施例中，随着H-ARQ控制，也就是说按每次重发来进行分割模式和连结模式的切换。但是，也可以独立于H-ARQ控制来进行发送方连结模式的切换和接收方分割模式的切换。
如上所述，根据本发明，能够将整个装置的电路规模和处理运算量的增大抑制到最小限度，同时提高整个系统的吞吐量。
本说明书基于2003年5月19日申请的、申请号为2003-140570日本专利。其内容全部包含于此，以资参考。
工业实用性本发明适用于使用块编码的纠错编码/解码装置和纠错编码/解码方法。
权利要求
1.一种纠错编码装置，包括分割部件，将发送数据分割为多个块；纠错编码部件，以块为单位纠错编码被分割的发送数据；连结部件，连结以块为单位被纠错编码的发送数据；以及控制部件，控制所述分割部件和所述连结部件中的至少一方，使其以比特为单位进行发送数据的分割或发送数据的连结。
2.如权利要求1所述的纠错编码装置，其中，所述控制部件按每次重发，变更所述分割部件以比特为单位分割发送数据时的分割模式。
3.如权利要求1所述的纠错编码装置，其中，所述控制部件按每次重发，变更所述连结部件以比特为单位连结发送数据时的连结模式。
4.一种纠错解码装置，包括分割部件，将接收数据分割为多个块；纠错解码部件，以块为单位纠错解码被分割的接收数据；连结部件，连结以块为单位被纠错解码的接收数据；以及控制部件，根据与纠错编码装置中的控制内容对应的控制内容，控制所述分割部件和所述连结部件中的至少一方，使其以比特为单位进行接收数据的分割或接收数据的连结。
5.如权利要求4所述的纠错解码装置，其中，所述控制部件按每次重发，变更所述分割部件以比特为单位分割接收数据时的分割模式。
6.如权利要求4所述的纠错解码装置，其中，所述控制部件按每次重发，变更所述连结部件以比特为单位连结接收数据时的连结模式。
7.一种纠错编码方法，包括分割步骤，将发送数据分割为多个块；纠错编码步骤，以块为单位纠错编码被分割的发送数据；以及连结步骤，连结以块为单位被纠错编码的发送数据；以及在所述分割步骤和所述连结步骤的至少之一中，以比特为单位进行发送数据的分割或发送数据的连结。
8.一种纠错解码方法，包括分割步骤，将接收数据分割为多个块；纠错解码步骤，以块为单位纠错解码被分割的接收数据；以及连结步骤，连结以块为单位被纠错解码的接收数据；以及根据与纠错编码装置中的控制内容对应的控制内容，控制所述分割步骤和所述连结步骤的至少之一中，以比特为单位进行接收数据的分割或接收数据的连结。
9.一种数据通信系统，包括发送装置，其具有第一分割部件，将数据分割为多个块；纠错编码部件，以块为单位纠错编码被分割的数据；第一连结部件，连结以块为单位被纠错编码的数据；以及第一控制部件，控制所述第一分割部件和所述第一连结部件中的至少一方，使其以比特为单位进行数据的分割或数据的连结，接收装置，其具有第二分割部件，将来自所述发送装置的接收数据分割为所述多个块；纠错解码部件，以块为单位纠错解码被分割的接收数据；第二连结部件，连结以块为单位被纠错解码的接收数据；以及第二控制部件，根据与所述第一控制部件的控制内容对应的控制内容，控制所述第二分割部件和所述第二连结部件中的至少一方，使其以比特为单位进行接收数据的分割或接收数据的连结。
全文摘要
一种纠错编码装置，将整个装置的电路规模和处理运算量的增大抑制到最小限度，同时提高整个系统的吞吐量。在该装置中，数据分割部(132)通过将发送数据分割为多个块，而生成n个分割块。N个纠错编码部(134)中的n个以块为单位分别对n个分割块进行纠错编码，以输出编码块。数据连结部(136)连结以块为单位被纠错编码的n个编码块。分割/连结控制部(138)控制数据分割部(132)和数据连结部(136)中的至少一方，使其以比特为单位进行发送数据的分割或编码块的连结。
文档编号H04L1/00GK1788446SQ20048001293
公开日2006年6月14日 申请日期2004年5月18日 优先权日2003年5月19日
发明者桥本和作, 上杉充 申请人:松下电器产业株式会社