一种插错装置及方法、纠错码电路的验证设备和方法
【技术领域】
[0001] 本发明涉及电子技术领域，尤其涉及一种插错装置及方法、纠错码电路的验证设 备和方法。
【背景技术】
[0002] 随着便携式多媒体技术的发展，闪存广泛应用于各种消费类电子产品中。但由于 在闪存的硬件生产和使用过程中容易产生坏块，或者闪存的写入和读取数据过程中存在外 部干扰，这些原因都可能造成闪存内存储数据出错。通常纠错码（Error Correcting Code, ECC)电路检测闪存内存储数据的错误，其能够对检测到的错误进行修复，有效保证数据的 稳定性。
[0003] 现有的一种ECC电路的验证设备如图1所示。图1中，待测系统（Design Under Test英文全称，DUT)即为需要验证的ECC电路，验证系统（ENVironment，ENV)就是对ECC 电路进行验证的各个组件的总和。
[0004] 在图1所示的验证设备中，随机数发生器用于产生指定数目的随机数。校验数据 获取单元用于在打开ECC功能的模式下，将从随机数发生器收到的随机数写入到ECC电路 中；在关闭ECC功能的模式下，读出ECC电路生成的校验码，并将读出的校验码送入测试单 元。测试数据获取单元用于在从随机数发生器收到的随机数中，随机选择若干比特（比特数 应在ECC电路可纠错的范围内）进行反转后形成测试数据后送入测试单元。
[0005] 测试单元用于在关闭ECC功能的模式下，将从测试数据获取单元处接收的测试数 据和从校验数据获取单元处接收的上述校验码一同写入ECC电路中；在打开ECC功能模式 下，从ECC电路中读取经过纠错后的数据。由于测试单元是在关闭ECC功能的模式下写入， 写入的上述数据被存储到ECC电路的存储器模型内；在关闭ECC功能的模式下对存储器模 型里读出的数据进行解码和纠错。如果写入的测试数据有错误，则读出的数据就为经过ECC 路纠错后的数据。验证单元，用于在测试单元读取测试数据和校验数据过程中检测ECC电 路是否报错，如果报错，则说明电路纠错功能正常；如果没有报错，则说明电路功能异常。
[0006] 在图1所示的验证设备中，测试数据获取单元在从随机数发生器收到的随机数 中，随机选择若干比特进行反转后形成测试数据后送入测试单元，插错方式单一，不灵活。
【发明内容】
[0007] 本发明实施例提供一种插错装置及方法、纠错码电路的验证设备和方法，用以解 决现有的纠错码电路的验证设备中，插错方式单一，不灵活的技术问题。
[0008] 第一方面，本发明实施例提供一种插错装置，该装置包括：
[0009] 插错模块，用于在插错控制器的控制下对接收到的数据进行插错处理，并输出插 错处理后的数据；
[0010] 插错控制器，内部预先配置有多种插错处理方式，用于按照选定的所述插错处理 方式控制所述插错模块对所述插错模块接收到的数据进行插错处理。 toon] 本方案中，由于插错模块在插错控制器的控制下进行插错处理，插错方法更灵活， 由于插错控制器内部预先配置有多种插错处理方式，因此，插错方式多样。
[0012] 较佳地，所述插错处理方式包括：
[0013] 对所述插错模块接收到的数据中包括数据位、校验位和用户数据位在内的任意一 项或多项进行插错处理的方式。
[0014] 采用本方案，可实现对数据位、校验位和用户数据位的任意一项或多项进行插错 处理，处理方法更加灵活多样。
[0015] 较佳地，所述插错处理方式还包括：
[0016] 对所述插错模块接收到的数据中指定位置的数据进行插错处理的方式；
[0017] 对所述插错模块接收到的数据进行不大于特定纠错装置的纠错能力上限的任意 插错数量的插错处理的方式；
[0018] 对所述插错模块接收到的数据进行大于特定纠错装置的纠错能力上限的任意插 错数量的插错处理的方式；以及
[0019] 对所述插错模块接收到的数据进行遍历插错处理的方式；
[0020] 其中，所述特定纠错装置为接收所述插错模块输出的插错处理后的数据，并对接 收的数据进行纠错处理的装置。
[0021] 采用本方案，可实现指定位置的插错处理、不大于特定纠错装置的纠错能力上限 的任意插错数量的插错处理、大于特定纠错装置的纠错能力上限的任意插错数量的插错处 理和遍历插错处理，插错处理方式灵活多样。
[0022] 较佳地，所述插错处理方式还包括：
[0023] 对所述插错模块接收到的数据的指定扇区和/或指定字节进行插错处理的方式。
[0024] 采用本方案，可指定插错的扇区和/或字节。
[0025] 较佳地，所述装置还包括：软件配置控制器，用于通过软件配置插错控制器的插错 处理方式。
[0026] 采用本方案，可实现通过软件方式配置插错控制器的插错处理方式。
[0027] 第二方面，本发明实施例还提供了一种纠错码电路的验证设备，包括随机激励发 生器、数据比较器，该设备还包括本发明实施例第一方面提供的任意一种插错装置，其中，
[0028] 随机激励发生器，用于向纠错码电路和数据比较器发送随机数；
[0029] 插错装置，用于接收由纠错码电路输出的编码后的数据，并对所述编码后的数据 进行插错处理，将插错处理后的数据反馈给纠错码电路进行纠错处理，所述编码后的数据 是纠错码电路对从所述随机激励发生器处接收的所述随机数进行编码后的得到的数据；
[0030] 数据比较器，用于从纠错码电路处接收纠错码电路进行所述纠错处理后输出的纠 错处理后的数据，并将从随机激励发生器处接收的所述随机数与从纠错码电路接收的所述 纠错处理后的数据进行比较，根据比较结果确定出针对纠错码电路的第一验证结果。
[0031] 采用本方案,可在对ECC电路的验证过程中，采用灵活多样的插错方式对ECC电路 数据的数据进行插错处理，实现对ECC电路验证的全面性。
[0032] 较佳地，所述设备还包括：软件纠错器和软件纠错结果比较器，其中，
[0033] 软件纠错器，用于获取插错装置中的插错模块向纠错码电路输出的插错处理后的 数据，并对获取的插错处理后的数据进行纠错，将纠错后的数据输出给软件纠错结果比较 器，其中，软件纠错器是用软件方法实现所述纠错码电路的纠错功能的器件；
[0034] 软件纠错结果比较器，用于接收纠错码电路输出的纠错后的数据，并将从纠错码 电路接收的纠错后的数据与软件纠错器输出的纠错后的数据进行比较，根据比较结果确定 出针对纠错码电路的第二验证结果。
[0035] 采用本方案，通过软件纠错器模拟ECC电路的纠错处理，通过软件纠错结果比较 器确定出针对ECC电路的第二验证结果，供验证人员结合第一验证结果分析对ECC电路的 验证情况，验证结果更详细，使得验证人员的分析更准确。
[0036] 较佳地，所述设备还包括：软件配置控制器，用于配置所述随机激励发生器向纠错 码电路和数据比较器发送随机数的数据量。
[0037] 采用本方案，可实现随机激励发生器发送数据量随机的随机数，对ECC电路的验 证更充分。
[0038] 第三方面，本发明实施例还提供了一种插错方法，该方法包括：
[0039] 插错装置的插错模块接收数据；
[0040] 插错装置的插错模块在插错装置的插错控制器的控制下，按照插错控制器从内部 预先配置的多种插错处理方式中选定的所述插错处理方式，对接收到的数据进行插错处 理，并输出插错处理后的数据。
[0041] 本方案中，由于插错模块在插错控制器的控制下进行插错处理，插错方法更灵活， 由于插错控制器内部预先配置有多种插错处理方式，因此，插错方式多样。
[0042] 较佳地，所述插错处理方式包括：
[0043] 对插错装置的插错模块接收到的数据中包括数据位、校验位和用户数据位在内的 任意一项或多项进行插错处理的方式。
[0044] 采用本方案，可实现对数据位、校验位和用户数据位的任意一项或多项进行插错 处理，处理方法更加灵活多样。
[0045] 较佳地，所述插错处理方式还包括：
[0046] 对插错装置的插错模块接收到的数据中指定位置的数据进行插错处理的方式；
[0047] 对插错装置的插错模块接收到的数据进行不大于特定纠错装置的纠错能力上限 的任意插错数量的插错处理的方式；
[0048] 对插错装置的插错模块接收到的数据进行大于特定纠错装置的纠错能力上限的 任意插错数量的插错处理的方式；以及
[0049] 对插错装置的插错模块接收到的数据进行遍历插错处理的方式；
[0050] 其中，所述特定纠错装置为接收插错装置的插错模块输出的插错处理后的数据， 并对接收的数据进行纠错处理的装置。
[0051] 采用本方案，可实现指定位置的插错处理、不大于特定纠错装置的纠错能力上限 的任意插错数量的插错处理、大于特定纠错装置的纠错能力上限的任意插错数量的插错处 理和遍历插错处理，插错处理方式灵活多样。
[0052] 较佳地，所述插错处理方式还包括：
[0053] 对插错装置的插错模块接收到的数据的指定扇区和/或指定字节进行插错处理 的方式。
[0054] 采用本方案，可指定插错的扇区和/或字节。
[0055] 第四方面，本发明实施例还提供了一种纠错码电路的验证方法，包括：
[0056] 随机激励发生器向纠错码电路和数据比较器发送随机数；
[0057] 插错装置接收由纠错码电路输出的编码后的数据，并对所述编码后的数据进行插 错处理，将插错处理后的数据反馈给纠错码电路进行纠错处理，其中，所述编码后的数据是 纠错码电路对从所述随机激励发生器处接收的所述随机数进行编码后的得到的数据；
[0058] 数据比较器从纠错码电路处接收纠错码电路进行所述纠错处理后输出的纠错处 理后的数据，并将从随机激励发生器处接收的所述随机数与从纠错码电路接收的所述纠错 处理后的数据进行比较，根据比较结果确定出针对纠错码电路的第一验证结果；
[0059] 其中，插错装置采用本发明实施例第三方面提供的任一种插错处理方法对从纠错 码电路处接收的编码后的数据进行插错处理。
[0060] 采用本方案,可在对ECC电路的验证过程中，采用灵活多样的插错方式对ECC电路 数据的数据进行插错处理，实现对ECC电路验证的全面性。
[0061] 较佳地，在插错装置对从纠错码电路