专利名称：具有多读出电路的节电器的制作方法
技术领域：
本发明一般涉及成像装置，尤其是涉及具有多路像素列结构的成像器，该结构具有多读出电路。
背景技术：
诸如互补金属氧化物半导体(CMOS)成像器的成像装置被广泛用于光成像(photo-imaging)应用中。
CMOS成像器电路包括像素单元的焦平面阵列，每个所述单元包括光栅(photogate)、光电导元件或光电二极管，其位于基片上以将光生电荷积累在所述基片的下层部分中。读出电路与每个像素单元相连接，读出电路至少包括形成在所述基片中的输出场效应晶体管以及形成在所述基片上的电荷转移部分，该电荷转移部分与所述光栅、光电导元件或光电二极管相邻，所述光栅、光电导元件或光电二极管具有感测节点，典型地是浮动扩散节点，所述电荷转移部分连接到输出晶体管的栅极。所述成像器可以包括至少一个电子设备和一个装置，该电子设备可以是例如晶体管，其用于从所述基片的下层部分将电荷转移到所述浮动扩散节点；该装置典型地也是晶体管，其用于在电荷转移之前将所述节点复位到预定电荷电平。
在CMOS成像器中，像素单元的有源元件执行下述必要功能(1)光子到电荷的转化；(2)镜像电荷的积累；(3)在将电荷转移到所述浮动扩散节点的同时进行电荷放大；(4)在将电荷转移到所述浮动扩散节点之前，将该节点复位到已知状态；(5)选择用于读出的像素；(6)输出并放大表示像素电荷的信号。当光电荷从最初的电荷累积区域转移到所述浮动扩散节点时，其可能被放大。源跟随者输出晶体管把在所述浮动扩散节点处的电荷典型地转化为像素输出电压。CMOS成像器像素的光敏元件典型地是耗尽型PN结光电二极管或在光栅下面的场感应耗尽区。就光电二极管而言，在读出时可以通过完全损耗(depleting)所述光电二极管来消除成象滞后。
如已授予Micron Technology公司的美国专利6140630，6376868，6310366，6326652，6204524及6333205中所讨论的那样，上述类型的CMOS成像器是公知的，本文中将引入这些美国专利的全文作为参考。
图1中示出了典型的CMOS成像器10。该成像器10包括像素阵列20，其连接到列采样保持(S/H)电路30。所述像素阵列20包括以预定数目的行和列(例如，M行N列)排列的多个像素。在操作过程中，阵列20的每行中的像素均被行选择线同时选通，并且每列的像素被列选择线有选择地输出。为整个阵列20设置多个行和列线。
行控制电路16响应于所施加的行地址来对所述行线进行选择性的激活。列控制电路18响应于所施加的列地址来对所述列选择线进行选择性的激活。这样，行列地址就被提供给了每个像素。由所述行及列控制电路16，18来操纵所述CMOS成像器10，所述行及列控制电路控制行和列电路来选择合适的行和列用于象素读出。
图1中所示的CMOS成像器10采用了双通道读出结构。也就是说，所述成像器包括从所述阵列20中读出的像素图像和复位信号(所述“像素”信号)的第一通道ChA以及第二通道ChB。每个读出通道ChA，ChB用于读出与所述列S/H电路30连接的像素数的一半。如所已知的那样，一旦读出，模拟复位及像素信号就将通过读出电路80，82，该读出电路由读出控制电路84来控制。在被图像处理器作为数字信号来进行处理之前，每个读出电路80，82可以包括放大器，增益级以及模数转换器(ADC)。因为每个通道ChA，ChB均包含它们自己的读出电路80，82，所以会存在由于处理失配而导致的偏移以及轻微的增益差异。
许多成像器采用拜耳滤色阵列(CFA)结构作为其象素阵列。其他成像器可能会采用具有青色，深红色及黄色滤色器的互补滤波器。图2示出了将拜耳结构用作图1所示的像素阵列20的情况。每行像素包含两种类型的CFA’s。例如，第0行(ROW0)包含交互绿22(由Gr表示)以及红24(由R表示)像素，而第1行(ROW1)包含交变蓝26(由B表示)以及绿28(由Gb表示)像素。为了保证绿像素22，28(Gr，Gb)具有相同的偏移和增益，就必须要将来自于所述绿像素的信号从所述列S/H电路30转移到相同的通道，例如ChA。此外从其他方面来讲，将对所述信号进行数字校正以对任何残留偏移进行校正，其将需要图2中所未示出的逻辑电路。因此，所述第一通道ChA将从所述绿色像素22，28(Gr，Gb)中读出信号，而所述第二通道ChB将从所述红色和蓝色像素24，26(R，B)中读出信号。
图3示出了图1中所示的成像器10的电路图。所述像素阵列20包含M行N列。由图3可见，所述列S/H电路30包括多个列S/H子电路30_0，30_1，...30_n-1，每一个对应于所述阵列20中的每一列。每个子电路30_0，30_1，...30_n-1分别与像素输出线pixout_0，pixout_1，...，pixout_n-1相连。所述第一输出通道ChA包含两个输出线70，72。所述第二输出通道ChB包含两个输出线74，76。在成像器10的操作过程中，所述像素输出线pixout_0，pixout_1，...，pixout_n-1将传送来自于阵列20中的相应的像素的复位及像素信号。
所述列控制电路18给列0(第一)S/H子电路30_0提供列0选择信号colsel_0、列0绿像素选择信号colsel0_A、以及列0红/蓝选择信号colsel0_B。同样的，所述列控制电路18给列1(第二)S/H子电路30_1提供列1选择信号colsel_1、列1绿像素选择信号colsel1_A、以及列1红/蓝选择信号colsel1_B。此外还将全局急剧短路(crowbar)控制信号CB、采样保持像素控制信号SHS以及采样保持复位控制信号SHR提供给所述列S/H子电路30_0，30_1，...30_n-1。下面将详细描述这些信号CB，SHS，SHR的用途。
所述全局急剧短路(crowbar)控制信号CB被输入到列0S/H子电路30_0的“与”门38_0中。所述“与”门38_0的第二个输入端连接列0选择信号colsel_0。所述“与”门38_0输出急剧短路控制/选择列0信号CBsel_0，其仅在colsel_0及CB信号被同时激活时生成。所述列0S/H子电路30_0还包括被控制电压Vln控制的偏压晶体管32_0，其用于偏压其各自的像素输出线pixout_0。所述像素输出线pixout_0也经过采样保持像素信号开关34_0与第一电容器42_0相连。由所述采样保持象素控制信号SHS控制所述采样保持像素信号开关34_0。此外，所述像素输出线pixout_0经过采样保持复位信号开关36_0与第一电容器44_0相连。由所述采样保持复位控制信号SHR控制所述采样保持复位信号开关36_0。所述开关34_0，36_0典型地是MOSFET晶体管，此外也可以是CMOS开关。
所述第一电容器42_0的第二端经由第一列选择开关50_0与第一ChB像素输出线74相连，其被colsel0_B信号控制。所述第一电容器42_0的第二端还经由第二列选择开关52_0与第一ChA像素输出线70相连，其被colsel0_A信号控制。所述第一电容器42_0的第二端还经由第一箝位开关60_0与箝位电压VCL相连。
所述第二电容器44_0的第二端经由第三列选择开关54_0与第二ChA像素输出线72相连，其被colsel0_A信号控制。所述第二电容器44_0的第二端还经由第四列选择开关56_0与第二ChB像素输出线76相连，其被colsel0_B信号控制。所述第二电容器44_0的第二端还经由第二箝位开关62_0与箝位电压VCL相连。
上述四个列选择开关50_0，52_0，54_0，56_0是多路复用器58的一部分，下面将详细说明其操作过程。所述多路复用器58还包括来自于剩余列S/H子电路30_1，...30_n-1的另外的列选择开关(例如，50_1，52_1，54_1，56_1)。所述列选择开关50_0，52_0，54_0，56_0，50_1，52_1，54_1，56_1典型地是MOSFET晶体管。
如本领域公知的那样，当欲存储分别来自于所述阵列20的像素及复位信号时(当生成合适的S/H控制信号SHS，SHR时)，所述箝位电压VCL用于将电荷置于两个电容器42_0，44_0上。
急剧短路(crowbar)开关40_0位于第一电容器42_0与其采样保持开关34_0的连接点和第二电容器44_0与其采样保持开关36_0的连接点之间。由从“与”门38_0输出的CBsel_0来控制该急剧短路(crowbar)开关40_0。在列0的读出期间，由colsel_0信号来选择所述列0S/H子电路30_0，此外还生成所述全局急剧短路控制信号CB，其使得从所述“与”门38_0输出所述CBsel_0信号。同样地，闭合急剧短路开关40_0，其会短路所述两个电容器42_0，44_0的前电容器板，并将这些电容器42_0，44_0上的各自的电荷驱逐到所述多路复用器58中。
与所述列0S/H子电路30_0类似，所述全局急剧短路控制信号CB被输入到列1S/H子电路30_1的“与”门38_1中。所述“与”门38_1的第二个输入端与列1选择信号colsel_1相连。所述“与”门38_1输出急剧短路控制/选择列1信号CBsel_1，其仅在colsel_1及CB信号被同时激活时生成。列1S/H子电路30_1的其余部分基本上与列0S/H子电路30_0相同。因此，就不必再对所述列1S/H子电路30_1进行进一步的说明了。
假如偶数行(例如，行0，行2，等等)具有偶数列(例如，列0，列2，等等)中的绿像素22(Gr)以及奇数列(例如，列1，列3等等)中的红像素24，那么根据所述拜耳CFA图案，奇数行(例如，行1，行3等等)具有奇数列中的绿像素28(Gb)以及偶数列中的蓝像素26。
参照图2和3，在操作过程中，首先在所述S/H电路30上对来自于行0的像素的信号进行采样。偶数列S/H电路(例如，子电路30_0)将接收来自于行0的绿像素22(Gr)的信号。奇数列S/H电路(例如子电路30_1)将接收来自于行0的红像素24(R)的信号。为了确保将来自于行0绿像素22的信号传向第一通道ChA，且将来自于红像素24的信号传向第二通道ChB，在读出线70，72，74，76连接到通道ChA，ChB之前，将上述多路复用器58包含在列S/H电路内。
这样，在行0上执行读出操作期间，必须在所述多路复用器58中选择列选择开关/晶体管52_0，54_0，该列选择开关/晶体管在每个偶数列(例如，Col0，Col2等)中与所述第一通道ChA连接。此外，在行0上执行读出操作期间，必须在所述多路复用器58中选择列选择开关/晶体管50_1，56_1，该列选择开关/晶体管在每个奇数列(例如，Col1，Col3等)中与所述第二通道ChB连接。
当在所述列S/H电路30_0，30_1，...30_n-1上对行1信号进行采样时，偶数列(例如列0，列2等)会具有来自于蓝像素26的信号，并且奇数列(例如，列1，列3等)会具有接收自绿像素28(Gb)的信号。因此，在行1上执行读出操作期间，必须在所述多路复用器58中选择列选择开关/晶体管52_1，54_1，该列选择开关/晶体管在每个奇数列(例如，Col1，Col3等)中与所述第一通道ChA连接。此外，在行1上执行读出操作期间，必须在所述多路复用器58中选择列选择开关/晶体管50_0，56_0，该列选择开关/晶体管在每个偶数列(例如，Col0，Col2等)中与所述第二通道ChB连接。
将在所述第一通道ChA上读出的信号提供给所述第一读出电路A(例如，图1的读出电路80)以进行处理，如上所述，在被图像处理器(未示出)作为数字信号进行处理之前，其可以包含放大器，增益级和模数转换器(ADC)。同样地，将在所述第二通道ChB上读出的信号提供给所述第二读出电路B(例如，图1的读出电路82)以进行处理，如上所述，在被图像处理器(未示出)作为数字信号进行处理之前，其可以包含放大器，增益级和模数转换器(ADC)。第一读出电路A所进行的信号处理独立于第二读出电路B所进行的信号处理，并且第一读出电路A所进行的信号处理能够与第二读出电路B所进行的信号处理并行进行。
该多个读出电路的使用减少了处理来自于像素阵列的所有信号的时间。然而，该结构存在一些缺点，即每个信号读出电路A，B都会消耗电力来处理所述信号。
当对更高分辨力的传感器的需求增加时，所述成像设备的电力损耗也会增加。在某些应用中，电力损耗是重要的设计考虑因素。例如，在移动应用中，电力供应可能会受限，因而电力损耗也必须要被限制。
限制电力损耗的一个方法是设置可变的感应模式。例如，第一感应模式包括高分辨力模式，其中成像设备的所有像素都被读出并处理。所述第一感应模式用于捕获最高分辨率的图像。第二感应模式包括较低的分辨力模式，其中仅有成像设备的一些像素被读出并处理。所述第二感应模式用于“寻像器”(例如，监控器)应用，其中可以采用较低的分辨率。
然而，即使采用较低分辨力模式来降低电力损耗，具有多个读出电路的成像装置也仍然会损耗大量的电力。
因此，有必要提供用于成像器的多个读出电路结构，该成像器的电力损耗比现有技术的多个读出结构的电力损耗要少。
发明内容
本发明将提供用于成像器的多个读出电路结构，该成像器具有比当前可获得的读出电路结构减小了的能量损耗。
在本发明的不同实施例中将通过提供下述成像器来获得上述的以及其他的特点和优点，该成像器能够选择性地禁止/激活读出电路并且仅将从像素阵列读出的信号导入被激活的读出电路中。由于允许切断读出电路，所以这种读出电路的选择性使用将降低成像器的能量损耗。通过控制读出电路的激活和使用，所述成像器基于实际应用来调节能量损耗。例如，在低能量损耗模式中，仅有单个读出电路被用于读出信号。因此，仅有一个读出电路被激活，所有其它的读出电路均被禁止，并且信号被导入所述被激活的读出电路进行处理。
在本发明的另一方面中，读出电路的选择性使用将与选择性读出和像素信号的处理进行结合以减小能量损耗。
后文中参考下述附图对实施例所作的详细说明将使得本发明的前述以及其他优点和特点变得更加显然。
图1是CMOS成像器的框图；图2示出了可以在图1的成像器中使用的像素阵列；图3示出了图1所示的CMOS成像器的电路图；图4示出了根据本发明的第一实施例构造的CMOS成像器的电路图；图5示出了根据本发明的第二实施例构造的CMOS成像器的电路图；图6示出了组成根据本发明的实施例构造的至少一个成像设备的处理系统。
具体实施例方式
下面将参照附图来进行详细说明，该附图为说明书的一部分，并且其中通过图解的方式示出了实施本发明的不同的实施例。下面将会足够详细地说明这些实施例以使本领域技术人员能够制造并使用本发明。应该理解，也可以采用其它的实施例，并且可以在本发明的精神和范围内进行结构上、逻辑上、电气上以及所使用的材料上的改变。
现在参考附图，其中同样的附图标记表示同样的元件，图4示出了根据本发明的第一实施例构造的CMOS成像器110。该成像器110包括像素阵列20、列控制电路124、行控制电路122、列S/H电路130、读出控制电路184、读出电路A80以及读出电路B82。像素信号从所述列S/H电路130输出到两个输出通道ChA，ChB中的任一个上。如上面所述，每个列S/H电路130选择性地将电荷积累信号和复位信号输出给其中一个输出通道ChA或ChB。
所述像素阵列20包括M行N列。所述列S/H电路130包括多个列S/H子电路(未示出)，该多个列S/H子电路与上文中参照图1到3所说明的那些子电路相同。
所述列控制电路124通过不同的通道ChA，ChB选择性地将列S/H电路130连接到读出电路80，82中的一个上。尤其是，所述列控制电路124通过适当地控制子电路中的多路复用器58来选择性地将列S/H电路130的子电路(例如，子电路30_0，图3)连接到各自的通道ChA，ChB。此外，多路复用器58(图3)的采用仅需要对所述成像设备110的程序设计作最小的改变，因此其很容易实现。
如图4所示，读出控制电路184与读出电路80，82相连接。所述读出控制电路184控制所述读出电路80，82的操作，例如，是要激活读出电路还是要禁止使用读出电路。也就是说，所述读出控制电路184控制每个读出电路80，82中的电路的操作。例如，所述读出控制电路184控制所述读出电路80，82中的放大器、增益级以及模数转换器(ADC)。此外，所述读出控制电路184控制所述读出电路80，82的状态(即，是该激活所述读出电路80，82，还是该禁止使用所述读出电路)。例如，在所述成像设备110的标准操作模式中，两个读出电路80，82均被激活。也就是说，两个读出电路80，82均处理来自于列采样保持电路130的信号。在所述成像设备110的节电操作模式中，所述读出电路80，82中的一个被激活，而另一个被禁止。也就是说，仅有所述读出电路80，82中的一个在处理来自于列采样保持电路130的信号。
所述列控制电路124将读出电路80，82的状态(即，标准或节电操作模式)与通道ChA，ChB，列S/H电路130的选择结合起来。例如，当成像设备在标准操作模式下操作时，两个读出电路80，82均被激活，并且通道ChA，ChB上的信号被导入各自的读出电路80，82中，也就是说，在通道ChA上传送的来自于列S/H电路130的信号被导入读出电路80中，并且在通道ChB上传送的来自于列S/H电路130的信号被导入读出电路82中。
当成像设备110在节电模式下操作时，将激活读出电路80，82中的一个，且禁止另一个；将来自于列S/H电路130的信号耦合到与所述被激活的读出电路相连接的通道上。也就是说，如果读出电路80被激活且读出电路82被禁止，那么来自于采样保持电路130的信号将被耦合到通道ChA并且将被提供给读出电路80。所述列控制电路124控制信号，从而使得每次都仅将来自于通道ChA，ChB中的一个通道的信号导入所选择的读出电路。因此，在节电操作模式下，所述列控制电路124控制多路复用器58，以将在通道ChA上传送的来自于采样保持电路130的信号以及在通道ChB上传送的来自于采样保持电路130的信号交替地导入被激活的读出电路80，82中。
因此，通过采用图4中所示的结构，本发明的成像器110能够获得比图1中所示的典型的成像器10好的优点。例如，所述成像设备110能够采用多个读出电路80，82来进行更为快速的信号处理。此外，当需要时，该成像设备可以通过禁止一个读出电路并激活另一个读出电路来选择性地减少电力损耗。在电力供应受限的情况下该结构尤其具有优势，因此，该结构在减少电力损耗方面是理想的。
现在参照附图，其中相同的附图标记表示相同的元件，图5示出了根据本发明的第二实施例构造的CMOS成像器510。该成像器510包括像素阵列20，列控制电路524，行控制电路122，列S/H电路530，读出控制电路584，读出电路A 580，读出电路B 582，以及开关598。从所述列S/H电路530将像素信号输出到两个输出通道ChA，ChB中的任何一个上。
所述像素阵列20包括M行N列。所述列S/H电路530包括多个列S/H子电路(未示出)，该多个列S/H子电路与上文中参照图1到3所说明的那些子电路相同。
所述开关598包括用于把输出通道ChA，ChB从所述列S/H电路530选择性地连接到所述读出电路580，582的电路。在所说明的实施例中，通过多路复用器开关595将第一通道ChA选择性地连接到读出电路580，并且通过多路复用器开关597将第一通道ChA选择性地连接到读出电路582。通过多路复用器开关595将通道ChB选择性地连接到读出电路580，并且通过多路复用器开关597将通道ChB选择性地连接到读出电路582。尽管所示出的是两个多路复用器开关595，597，然而多路复用器开关的数目是与读出电路的数目以及来自于列S/H电路530的输出通道的数目相关的。因此，本发明并不限于两个多路复用器开关。
读出控制电路584与多路复用器开关595相连，并且该读出控制电路控制是通道ChA还是通道ChB将与读出电路580连接。此外，读出控制电路584与多路复用器开关597相连，该读出控制电路控制是通道ChA还是通道ChB将与读出电路582连接。所述读出控制电路584控制是要将读出电路激活还是要将其禁止使用。下文将更加全面地说明多路复用器开关595以及读出控制电路584的操作过程。
通过将开关598置于列采样保持电路530与读出电路580，582之间，所述成像器510采用简单的控制方案来将通道ChA，ChB连接到所述读出电路580，582。此外，开关598的加入仅需要对成像设备510的结构作最小的改变，因而其是容易实现的。
所述读出控制电路584控制所述读出电路580，582的操作。也就是说，所述读出控制电路584控制每个读出电路580，582中的电路的操作。例如，所述读出控制电路584控制所述读出电路580，582中的放大器、增益级以及模数转换器(ADC)。此外，所述读出控制电路584控制所述读出电路580，582的状态(即，是该激活所述读出电路580，582，还是该禁止使用所述读出电路)。例如，在所述成像设备510的标准操作模式下，两个读出电路580，582均被激活。也就是说，两个读出电路580，582均处理来自于列采样保持电路530的信号。在所述成像设备510的节电操作模式下，所述读出电路580，582中的一个被激活，而另一个被禁止。也就是说，仅有所述读出电路580，582中的一个在处理来自于列采样保持电路530的信号。
所述读出控制电路584将读出电路580，582的状态(即，标准或节电操作模式)与多路复用器开关595的控制和操作结合起来。例如，当成像设备510在标准操作模式下操作时，两个读出电路580，582均被激活，并且通道ChA，ChB上的信号被导入各自的读出电路580，582中，也就是说，在通道ChA上传送的来自于列采样保持电路530的信号被导入读出电路580中，并且在通道ChB上传送的来自于列S采样保持电路530的信号被导入读出电路582中。
当成像设备510在节电操作模式下操作时，将激活读出电路580，582中的一个，并禁止另一个；两个通道ChA，ChB上的信号均被导入同一读出电路580，582。也就是说，如果读出电路580被激活且读出电路582被禁止，那么在通道ChA上传送的来自于采样保持电路530的信号将被导入到读出电路580中，并且在通道ChB上传送的来自于采样保持电路530的信号也将被导入到读出电路580中。所述读出控制电路584控制所述开关598，从而使得每次仅将来自于通道ChA，ChB中的一个通道的信号导入所选择的读出电路。因此，在节电操作模式下，所述开关598将在通道ChA上传送的来自于采样保持电路530的信号以及在通道ChB上传送的来自于采样保持电路530的信号交替地导入被激活的读出电路580，582中。
因此，通过采用图5中所示的结构，本发明的成像器510能够获得比图1中所示的典型的成像器10好的优点。例如，所述成像设备510能够采用多个读出电路580，582来进行更为快速的信号处理。此外，当需要时，该成像设备可以通过禁止一个读出电路并激活另一个读出电路来选择性地减少电力损耗。在电力供应受限的情况下该结构尤其具有优势，因此，该结构在减少电力损耗方面是理想的。
在本发明的另一个方面中，能够通过将对成像设备的读出电路进行选择性地激活及使用和对来自于像素阵列的像素信号进行选择性地读出相结合来进一步减少电力损耗。在具有M×N像素阵列的成像设备的标准读出模式下，所有或绝大部分像素被读出。在选择读出模式下，所述阵列的较少数量的像素被读出并处理。也就是说，在标准读出模式下，m’行像素被读出并处理，其中m’小于或等于M；在选择读出模式下，m”行像素被读出并处理，其中m”小于m’。此外，在标准读出模式下，n’列像素被读出并处理，其中n’小于或等于N；在选择读出模式下，n”列像素被读出并处理，其中n”小于n’。
在优选实施例中，如已知技术那样，将在“跳跃模式”下选择像素信号。跳跃模式会用提供有代表性的彩色信号电平以及图像像素的要求去均衡要减少从像素阵列读出的像素的数目的期望。如上所述，在使用拜耳滤波器的像素阵列中，像素阵列的一行中的像素被选择为相邻像素对，其在未被选择的相邻像素对之间交替。例如，在具有12行×12列的像素阵列中，选择读出第1、2、5、6、9、10列中的像素，而不选择读出第3、4、7、8、11、12列中的像素。此外，仅选择读出像素阵列中的某些行；最好是在交替的相邻行对中。例如，选择读出第1、2、5、6、9、10行中的像素，而不选择读出第3、4、7、8、11、12行中的像素。这样，从被选择的行的被选择的列中读出代表像素。
因此，通过采用图4或图5中所示的结构以及选择读出较小数量的像素，本发明的成像器能够获得优于图1中所示的典型成像器10的好处。例如，所述成像设备除了能够象上文所述的那样通过禁止一个读出电路且激活至少一个另外的读出电路来选择性地减少电力损耗之外，还可以通过读出比像素阵列中所包含的全部像素数目少的像素来减少电力损耗。该结构在电力供应受限且电力损耗被降低的情况下(例如，在包括具有受限电池电源的成像器的移动设备中)尤其具有优势。
图6示出了系统600，基于典型处理器的系统被改造为包括根据本发明的实施例构造的成像设备610。也就是说，成像设备610可以是上文中参照附图4所述的设备110或者是参照附图5所述的设备510。可以采用成像设备610的基于处理器的系统的示例包括但不限于计算机系统、照相机系统、扫描器、机器视觉系统、车辆导航系统、可视电话、监视系统、自动聚焦系统、星象跟踪仪系统、运动检测系统、图象稳定性系统，以及其他。
系统600包括中央处理单元(CPU)602，其与多个设备通过总线620进行通信。连接到总线620的某些设备提供进入所述系统600的通信以及从所述系统600输出的通信，其作为示例，可以包括输入/输出(I/O)设备606以及成像设备610。连接到总线620的其他设备提供存储功能，其例证性地包括随机存取存贮器(RAM)604、硬盘驱动器612以及一个或更多的外围存储装置，例如软盘驱动器614和光盘(CD)驱动器616。可以将所述成像设备610与处理器结合在一个集成电路中，该处理器可以是例如CPU、数字信号处理器或者是微处理器。
上文中已经以具有两个输出通道ChA，ChB为例对本发明进行了说明。应该理解，本发明还可以采用具有多于两个通道的成像器。事实上，仅需要将开关198与更多的列以及列S/H电路相连接以容纳额外的通道即可。此外，本发明可以采用具有两个或更多的输出通道的黑色、白色以及灰度级成像器。
另外，本发明可以采用更替电路，该电路用于控制或将来自于被禁止的读出电路的信号导入被激活的读出电路，并且仍然保持本发明的精神。例如，所述列采样保持电路中的电路会补偿未被激活的读出电路，并会将通道上的信号导入被激活的读出电路中。尽管已经描述了关于通过采用“跳跃模式”来减少从像素阵列中读取像素的数目的方法，但是本发明并不限于此，本发明还可以采用交替方法，并且也能够保持本发明的精神。
上文所描述的方法和设备阐明了许多能够被使用及生产的优选方法和典型设备。上述说明书以及附图阐明了实施例，其达到了本发明的目的、特征及优点。然而，这并不意味着本发明应被严格地局限于上文所描述和说明的实施例。本发明的任何改进，尽管目前无法预见，但其只要处于后附权利要求的精神和范围之内，则其就应该被认为是本发明的一部分。
权利要求
1.一种成像设备，其包含像素阵列；第一及第二读出电路；开关电路，其将所述像素阵列与所述第一及第二读出电路耦合起来，在第一模式下，该开关电路工作后用于将所述像素阵列耦合到所述第一及第二读出电路上，在第二模式下，该开关电路工作后用于将所述像素阵列耦合到所述第一及第二读出电路中的一个上。
2.如权利要求1所述的成像设备，其中所述开关电路位于列采样保持电路中。
3.如权利要求1所述的成像设备，其中所述开关电路位于列采样保持电路和所述第一及第二读出电路之间。
4.如权利要求1所述的成像设备，其中所述开关电路进一步包括第一和第二多路复用器开关，其用于接收来自于所述像素阵列的信号，并将所述信号提供给所述读出电路。
5.如权利要求1所述的成像设备，进一步包括控制电路，其用于控制所述开关电路在所述第一和第二模式下进行工作。
6.如权利要求4所述的成像设备，进一步包括控制电路，其用于控制所述开关电路在所述第一和第二模式下进行工作。
7.如权利要求6所述的成像设备，进一步包括采样保持电路，其耦合在所述像素阵列和所述第一及第二读出电路之间。
8.如权利要求6所述的成像设备，进一步包括耦合到所述像素阵列的行控制电路，其用于控制对所述像素阵列的行访问。
9.如权利要求6所述的成像设备，进一步包括耦合到采样保持电路的列控制电路，其用于控制采样保持电路。
10.如权利要求3所述的成像设备，其中每个读出电路均包含放大器。
11.如权利要求3所述的成像设备，其中每个读出电路均包含模数转换器。
12.如权利要求3所述的成像设备，其中每个读出电路均包含增益级。
13.如权利要求3所述的成像设备，其中每个读出电路均包含放大器、模数转换器以及增益级。
14.一种成像设备，其包含在至少第一和第二列中排列的多个像素，每列均具有列线，列中的像素能与列线相连；第一和第二读出电路，其用于读出从所述列线上的像素输出的信号；以及多路复用器，其在第一模式下分别将所述第一和第二列的所述列线耦合到所述第一和第二读出电路，在第二模式下，将所述第一和第二列的所述列线耦合到所述第一和第二读出电路中的一个上。
15.如权利要求14所述的成像设备，其中所述多个像素包括互补金属氧化物半导体像素阵列。
16.如权利要求14所述的成像设备，其中对所述多路复用器进行控制，以使与第一像素类型相关的信号被所述第一读出电路读出，并且不同于第一像素类型的像素类型的信号被所述第二读出电路读出。
17.如权利要求16所述的成像设备，其中所述第一像素类型是第一像素颜色，所述不同于第一像素类型的像素类型是至少第二像素颜色。
18.如权利要求16所述的成像设备，其中所述第一像素类型是第一像素颜色，所述不同于第一像素类型的像素类型包括第二和第三像素颜色。
19.如权利要求14所述的成像设备，进一步包括控制电路，其与所述多路复用器相连，并且将控制信号提供给所述多路复用器；列解码器，其用于控制所述多路复用器在所述第一和第二模式下进行操作。
20.如权利要求19所述的成像设备，其中每个读出电路均包括至少一个读出放大器。
21.如权利要求14所述的成像设备，其中每个读出电路均包括增益级电路。
22.如权利要求21所述的成像设备，其中所述增益级电路包括至少一个增益级放大器。
23.如权利要求14所述的成像设备，其中每个读出电路均包括模数转换电路。
24.如权利要求14所述的成像设备，其中每个读出电路均包括放大器、模数转换电路以及增益级。
25.一种成像设备，其包括在N列中排列的多个像素，每列均具有各自的列线，列中的像素可与列线相连；Y个读出电路，其用于读出从所述像素输出的信号；多路复用电路，其用于在一个操作模式下，将所述N个列线的每一个耦合到所述Y个读出电路中的一个上；并且在另一个操作模式下，将所述N列中的每一个耦合到X个读出电路中的一个上，其中所述X个读出电路是所述Y个读出电路的子集。
26.如权利要求25所述的成像设备，其中在所述另一个工作模式下，不包括在所述X个读出电路中的所述Y个读出电路被禁止。
27.如权利要求25所述的成像设备，其中所述第一工作模式是读出工作，其中所述Y个读出电路全部都被激活；在另一个工作模式下，仅有X个读出电路被激活。
28.一种成像设备，包括第一和第二读出电路，用于读出从像素阵列的列线输出的信号；多路复用器，将所述列线与所述第一和第二读出电路相耦合；读出控制电路，用于基于工作模式来控制、激活及禁止所述第一和第二读出电路。
29.如权利要求28所述的成像设备，其中所述读出控制电路在第一模式下工作后用于激活所述第一和第二读出电路，在第二模式下工作后用于激活所述第一读出电路并禁止所述第二读出电路。
30.如权利要求28所述的成像设备，其中所述多路复用器在第一模式下工作后用于分别将所述列线耦合到所述第一和第二读出电路。
31.如权利要求30所述的成像设备，其中所述多路复用器在第二模式下工作后用于将所述第一和第二列线耦合到所述第一和第二读出电路中的一个上。
32.一种成像设备，其包含以m列n行排列的像素阵列，所述m列中的每列均具有各自的列线，该列中的像素可与该列线相连；行控制电路，其耦合到所述行，并用于控制对所述行的访问；列控制电路，其耦合到所述列，并用于控制对所述列的访问；第一和第二读出电路，其用于读出从所述列线上的所述像素阵列输出的信号；多路复用器，其将所述列线耦合到第一和第二读出电路，并且其在第一模式下工作后用于分别将所述第一和第二列线耦合到所述第一和第二读出电路，在第二模式下，分别将所述第一和第二列线耦合到所述第一和第二读出电路中的一个上。
33.如权利要求32所述的设备，其中所述行控制电路在所述第一模式下工作后用于激活从m’行进行的读取，并且其在所述第二模式下工作后用于激活从m”行进行的读取，其中m”小于m’，并且m’至多是m。
34.如权利要求33所述的设备，其中在所述第二模式下，以在读取两个相邻行和跳过两个相邻行之间交替的方式来读取所述行。
35.如权利要求32所述的设备，其中所述列控制电路在所述第一模式下工作后用于激活从n’列进行的读取，并且其在所述第二模式下工作后用于激活从n”列进行的读取，其中n”小于n’，并且n’至多是n。
36.如权利要求35所述的设备，其中在所述第二模式下，以在读取两个相邻列和跳过两个相邻列之间交替的方式来读取所述列。
37.如权利要求33所述的设备，其中所述列控制电路在所述第一模式下工作后用于激活从n’列进行的读取，并且其在所述第二模式下工作后用于激活从n”列进行的读取，其中n”小于n’，并且n’至多是n。
38.如权利要求35所述的设备，其中在所述第二模式下，以在读取两个相邻列和跳过两个相邻列之间交替的方式来读取所述列，并且以在读取两个相邻行和跳过两个相邻行之间交替的方式来读取所述行。
39.如权利要求32所述的设备，进一步包括读出控制电路，其用于控制、激活和禁止所述第一和第二读出电路，在所述第一模式下，所述读出控制电路工作后用于激活所述第一和第二读出电路，在所述第二模式下，所述读出控制电路工作后用于激活所述第一读出电路并禁止所述第二读出电路。
40.如权利要求39所述的设备，进一步包括读出控制电路，其用于控制、激活和禁止所述第一和第二读出电路，在所述第一模式下，所述读出控制电路工作后用于激活所述第一和第二读出电路，在所述第二模式下，所述读出控制电路工作后用于激活所述第一读出电路并禁止所述第二读出电路。
41.一种处理器系统，其包含处理器；以及成像设备；该成像设备包含控制电路，其与多路复用器相连，并将控制信号提供给所述多路复用器；列解码器，其用于控制所述多路复用器在所述第一和第二模式下工作；在至少第一和第二列中排列的多个像素，每列均具有列线，列中的像素能与列线相连；第一和第二读出电路，其用于读出从所述列线上的像素输出的信号；以及多路复用器，其在第一模式下分别将所述第一和第二列的所述列线耦合到所述第一和第二读出电路，在第二模式下，将所述第一和第二列的所述列线耦合到所述第一和第二读出电路中的一个上。
42.如权利要求41所述的系统，其中所述多个像素包括互补金属氧化物半导体像素阵列。
43.如权利要求41所述的系统，其中对所述多路复用器进行控制，以使与第一像素类型相关的信号被所述第一读出电路读出，并且不同于第一像素类型的像素类型的信号被所述第二读出电路读出。
44.如权利要求41所述的系统，其中所述第一像素类型是第一像素颜色，所述不同于第一像素类型的像素类型是至少第二像素颜色。
45.如权利要求41所述的系统，其中所述第一像素类型是第一像素颜色，所述不同于第一像素类型的像素类型包括第二和第三像素颜色。
46.如权利要求41所述的系统，进一步包括控制电路，其与所述多路复用器相连，并且将控制信号提供给所述多路复用器；列解码器，其用于控制所述多路复用器在所述第一和第二模式下工作。
47.如权利要求41所述的系统，其中所述第一读出电路包括读出电路。
48.如权利要求47所述的系统，其中所述读出电路包括至少一个读出放大器。
49.如权利要求41所述的系统，其中所述第一读出电路包括增益级电路。
50.如权利要求49所述的系统，其中所述增益级电路包括至少一个增益级放大器。
51.如权利要求41所述的系统，其中所述第一读出电路包括模数转换电路。
52.一种处理器系统，包含处理器；以及成像设备；该成像设备包含在N列中排列的多个像素，每列均具有各自的列线，列中的像素可与列线相连；Y个读出电路，其用于读出从所述像素输出的信号；多路复用电路，其用于在一个工作模式下，将所述N个列线的每一个耦合到所述Y个读出电路中的一个上；并且在另一个工作模式下，将所述N列中的每一个耦合到X个读出电路中的一个上，其中所述X个读出电路是所述Y个读出电路的子集。
53.如权利要求52所述的处理器系统，其中在所述另一个工作模式下，不包括在所述X个读出电路中的所述Y个读出电路被禁止。
54.如权利要求52所述的处理器系统，其中所述第一个工作模式是读出操作，其中所述Y个读出电路全部都被激活；在另一个工作模式下，仅有X个读出电路被激活。
55.一种处理器系统，包含处理器；以及成像设备；该成像设备包含第一和第二读出电路，其用于读出从像素阵列的列线输出的信号；多路复用器，其将所述列线与所述第一和第二读出电路相耦合；读出控制电路，其用于根据工作模式来控制、激活及禁止所述第一和第二读出电路。
56.如权利要求55所述的处理器系统，其中所述读出控制电路在第一模式下工作后用于激活所述第一和第二读出电路，在第二模式下工作后用于激活所述第一读出电路并禁止所述第二读出电路。
57.如权利要求55所述的处理器系统，其中所述多路复用器在第一模式下工作后用于分别将所述列线耦合到所述第一和第二读出电路。
58.如权利要求57所述的处理器系统，其中所述多路复用器在第二模式下工作后用于将所述第一和第二列线耦合到所述第一和第二读出电路中的一个上。
59.一种处理器系统，其包含处理器；以及成像设备；该成像设备包含以n列m行排列的像素阵列，所述m列中的每列均具有各自的列线，该列中的像素可与该列线相连；行控制电路，耦合到所述行，并用于控制对所述行的访问；列控制电路，耦合到所述列，并用于控制对所述列的访问；第一和第二读出电路，用于读出从所述列线上的所述像素阵列输出的信号；多路复用器，将所述列线耦合到第一和第二读出电路，并且在第一模式下工作后用于分别将所述第一和第二列线耦合到所述第一和第二读出电路，在第二模式下，将所述第一和第二列线耦合到所述第一和第二读出电路中的一个上。
60.如权利要求59所述的系统，其中所述行控制电路在所述第一模式下工作后用于激活从m’行进行的读取，并且其在所述第二模式下工作后用于激活从m”行进行的读取，其中m”小于m’，并且m’至多是m。
61.如权利要求60所述的系统，其中在所述第二模式下，以在读取两个相邻行和跳过两个相邻行之间交替的方式来读取所述行。
62.如权利要求59所述的系统，其中所述列控制电路在所述第一模式下工作后用于激活从n’列进行的读取，并且其在所述第二模式下工作后用于激活从n”列进行的读取，其中n”小于n’，并且n’至多是n。
63.如权利要求59所述的系统，其中在所述第二模式下，以在读取两个相邻列和跳过两个相邻列之间交替的方式来读取所述列。
64.如权利要求60所述的系统，其中所述列控制电路在所述第一模式下工作后用于激活从n’列进行的读取，并且其在所述第二模式下工作后用于激活从n”列进行的读取，其中n”小于n’，并且n’至多是n。
65.如权利要求62所述的系统，其中在所述第二模式下，以在读取两个相邻列和跳过两个相邻列之间交替的方式来读取所述列，并且以在读取两个相邻行和跳过两个相邻行之间交替的方式来读取所述行。
66.如权利要求59所述的系统，进一步包括读出控制电路，其用于控制、激活和禁止所述第一和第二读出电路，在所述第一模式下，所述读出控制电路工作后用于激活所述第一和第二读出电路，在所述第二模式下，所述读出控制电路工作后用于激活所述第一读出电路并禁止所述第二读出电路。
67.如权利要求66所述的系统，进一步包括读出控制电路，其用于控制、激活和禁止所述第一和第二读出电路，在所述第一模式下，所述读出控制电路工作后用于激活所述第一和第二读出电路，在所述第二模式下，所述读出控制电路工作后用于激活所述第一读出电路并禁止所述第二读出电路。
68.一种操作成像设备的方法，所述方法包括如下步骤将与第一像素类型相关的信号输出到第一通道，该第一像素类型与像素的第一列相关；将与第二像素类型相关的信号输出到第二通道，该第二像素类型与像素的第二列相关；在第一模式下，将来自于所述第一通道的信号导入第一和第二读出电路中的一个内，将来自于所述第二通道的信号导入所述第一和第二读出电路中的另一个内；以及在第二模式下，将来自于所述第一和第二通道的信号导入所述第一和第二读出电路中的一个内。
69.如权利要求68所述的方法，其中所述在第一模式下导入的步骤进一步包含将所述第一通道耦合到所述第一和第二读出电路中的一个上，将所述第二通道耦合到所述第一和第二读出电路中的另一个上。
70.如权利要求68所述的方法，其中所述在第二模式下导入的步骤进一步包含将所述第一和第二通道耦合到所述第一和第二读出电路中的一个上。
71.如权利要求70所述的方法，其中所述耦合的步骤包含判定所述成像器是否处于第二模式下；如果判定所述第二模式是真，则决定要激活所述第一和第二读出电路中的哪一个。
72.如权利要求68所述的方法，进一步包含将与所述第一像素类型相关的信号存储在第一存储设备中，该第一存储设备与所述第一像素列相关；将与不同于第一像素类型的类型相关的信号存储在第二存储设备中，该第二存储设备与所述第二像素列相关。
73.一种操作成像设备的方法，所述方法包括如下步骤在第一模式下，从像素阵列中读取与第一组像素相关的信号；在第二模式下，从像素阵列中读取与第二组像素相关的信号；其中所述第二组像素是所述第一组像素的子集；将与所述第一组像素相关的信号输出到第一和第二读出电路中的任何一个中；将与所述第二组像素相关的信号输出到所述第一和第二读出电路中的一个中。
74.如权利要求73所述的方法，进一步包含在第二模式下，禁止所述第一和第二读出电路中的一个。
75.如权利要求74所述的方法，其中所述输出与所述第二组像素相关的信号的步骤进一步包含决定激活所述第一和第二读出电路中的哪一个，将来自于所述第二组像素的信号导入所述第一和第二读出电路中被激活的那个电路中。
76.如权利要求73所述的方法，其中所述读取与所述第二组像素相关的信号的步骤进一步包含从所述像素阵列的某些列的像素进行读取。
77.如权利要求73所述的方法，其中所述读取与所述第二组像素相关的信号的步骤进一步包含从所述像素阵列的某些行的像素进行读取。
78.如权利要求73所述的方法，其中所述读取与所述第二组像素相关的信号的步骤进一步包含从所述像素阵列的交替相邻列对的像素中进行读取。
79.如权利要求73所述的方法，其中所述读取与所述第二组像素相关的信号的步骤进一步包含从所述像素阵列的交替相邻行对的像素中进行读取。
80.如权利要求78所述的方法，其中所述读取与所述第二组像素相关的信号的步骤进一步包含从所述像素阵列的交替相邻行对的像素中进行读取。
全文摘要
具有开关电路的成像器，该开关电路位于像素阵列及相应的读出电路之间，并且与所述像素阵列及相应的读出电路相连接。在一个实施例中，所述开关位于列采样保持电路之中；在另一个实施例中，所述开关位于列采样保持电路与读出电路之间。所述开关电路可保证将来自于列采样保持电路的信号导入被激活的读出电路中，其允许选择性地激活、禁止读出电路。通过禁止读出电路，可以减少所述成像器的电力损耗。
文档编号H04N5/378GK1922862SQ200480042183
公开日2007年2月28日 申请日期2004年12月16日 优先权日2003年12月29日
发明者S·L·巴纳, G·莫法特 申请人:微米技术有限公司