专利名称：基于现场可编程门阵列器件的快速以太网端口带宽控制系统的制作方法
技术领域：
本发明涉及一种快速以太网端口带宽控制系统，具体地说，是通过硬件方式——现场可编程门阵列器件(FPGA)对快速以太网数据链路层芯片与物理层芯片之间的IEEE802.3标准的媒体无关总线(MII)进行控制，实现对快速以太网端口带宽的灵活控制，从而方便地实现以太网设备组网时带宽的合理分配，提高网络运行的效率和稳定性。
背景技术：
以太网技术是当今应用最广泛的一种局域网技术，在接入网也得到了越来越多的应用。但是标准的IEEE802.3快速以太网的端口，只能提供10M、100M两种接口速率可选，而不可以根据需要灵活设置每个端口的速率。同时，实际网络中的网络接口的实际带宽不可预测，从而在网络使用中很容易产生瓶颈效应，造成网络堵塞，降低了网络运行的效率和稳定性。另外，以太网端口带宽控制技术还可以满足网络运营的管理和计费的要求。
目前以太网带宽控制的解决方案，都是由以太网交换芯片(ASIC)提供的带宽控制功能实现。各种交换芯片的实现带宽控制功能都不尽相同，带宽控制功能缺乏灵活性，只提供几种带宽模式设计，并且在一些特殊的以太网应用中，也不可能通过现有以太网交换芯片(ASIC)实现以太网带宽控制功能。
发明内容
本发明的目的是克服上述以太网带宽控制系统的缺点和不足，提出一种基于现场可编程门阵列器件的快速以太网端口带宽控制系统。
本发明的目的是这样实现的使用硬件方案——现场可编程门阵列器件(FPGA)1，使以太网带宽控制效率和精度都很高。该硬件是增加在快速以太网数据链路层芯片5与物理层芯片6间的媒体无关总线(MII)的一套外部电路，可以灵活增加到各种以太网接入设备中。随着大规模的FPGA芯片的降价，本发明成本也比较低。通过对以太网接口的实际通信带宽进行灵活的控制，从而在组网时能够通过网络管理手段合理规划和分配网络中各接口的带宽，消除网络瓶颈，避免网路堵塞，从而提高网络的运行效率和稳定性，方便快速以太网接入技术在非企业网环境中的应用。
采用现场可编程门阵列器件(FPGA)1，改造以太网的数据链路层芯片5与物理层芯片6的MII之间符合IEEE 802.3标准的以太网接口的MII。物理层芯片6的主要功能为提供网络物理接口，完成实际的信号传输。而数据链路层芯片5的功能是在两个主机上建立数据链路连接，并向物理层芯片6传输数据信号。所以通过控制MII总线，也就控制数据链路层芯片5的实际收发带宽，而网络端口的输出流量取决于物理层芯片6从数据链路层芯片5收到的数据流量，网络端口的输入流量取决于数据链路层芯片5从物理层芯片6收到的数据流量，最终完成对网络端口输入和输出最高带宽的控制。
由图1可知，本发明由现场可编程门阵列器件(FPGA)1、第一MII总线2、第二MII总线3、地址和数据总线4、数据链路层芯片5、物理层芯片6、CPU7组成；现场可编程门阵列器件(FPGA)1分别通过第二MII总线3与数据链路层芯片5连接，通过第一MII总线2与物理层芯片6连接，通过地址和数据总线4与CPU7连接。
所述的现场可编程门阵列器件(FPGA)1有三个模块上行流量控制模块1.1、下行流量控制模块1.3和管理接口模块1.2。
由图2可知，上行流量控制模块1.1由第一MII接口模块8、第一双时钟先入先出存储器9、第二双时钟先入先出存储器10、第二MII接口模块11、分频电路12组成；第一MII接口模块8、第一双时钟先入先出存储器9、第二双时钟先入先出存储器10、第二MII接口模块11依次连接第一双时钟先入先出存储器9、第二双时钟先入先出存储器10分别与分频电路12连接。
上行流量控制模块1.1的数据依次流向第一MII接口模块8、第一双时钟先入先出存储器9、第二双时钟先入先出存储器10、第二MII接口模块11；下行流量控制模块1.2的原理与上行流量控制模块1.1完全相同，只是数据流向相反，不再赘叙。
管理接口模块1.3提供接口与地址和数据总线4连接，CPU7通过地址和数据总线4可以与管理接口模块1.3通信。
本发明的工作原理是FPGA1的三个模块中，上、下行流量控制模块1.1、1.2是直接与第一、第二MII总线2、3相连接的，由于第一、第二MII总线2、3是全双工工作，采用上、下行流量控制模块1.1、1.2，分别控制第一、第二MII总线2、3从物理层芯片6到数据链路层芯片5和从数据链路层芯片5到物理层芯片6的流量；这两个模块的原理相同，都是在FPGA1内部的两级传输，即在FPGA1的内部跨两个时域的数据处理；管理接口模块1.3与CPU7的地址和数据总线4连接，CPU7通过数据和地址总线4可以访问管理接口模块1.3内部的控制寄存器，上、下行流量控制模块1.1、1.2根据控制寄存器的内容相应地调整接口带宽，CPU7的管理接口，就可以完成网络端口带宽控制配置。三个模块协调工作，即可实现实时检测通过该端口的流量带宽，并禁止超过设定带宽的数据流量通过，就将网络端口的通信带宽控制在设定的范围之内。
上行流量控制模块1.1提供接口电路，连接数据链路层芯片5的MII接口的收电路与物理层芯片6的MII接口的发电路，这两个接口电路的带宽都是100M，但是两个接口电路之间的带宽受内部带宽控制寄存器的控制，从物理层芯片6的MII接口发电路接收到的流量高于带宽设置的包全部丢掉，从而实现上行数据带宽控制；下行流量控制模块1.2提供接口电路，连接数据链路层芯片5的MII接口的发电路与物理层芯片的6MII接口的收电路，这两个接口电路的带宽都是100M，但是两个接口电路之间的带宽受内部带宽控制寄存器的控制，从数据链路层芯片5的MII接口发电路接收到的流量高于带宽设置的包全部丢掉，从而实现下行数据带宽控制。
管理接口模块1.3可以通过FPGA1的通用引脚构成用8Bit的地址总线和8Bit的数据总线，以及片选信号。再与CPU7的数据和地址总线4相接，8Bit的地址总线最大可与寻址FPGA1内部的256个寄存器，CPU7通过8Bit的地址总线和片选信号，就可以对FPGA1内部的这256个寄存器分别寻址读写，这256个寄存器可以部分用作控制寄存器，部分用于状态寄存器，部分可作为预留寄存器。我们将其中的一个寄存器定义为带宽控制寄存器，通过读写带宽控制寄存器，控制分频电路12，就可以分别设置快速以太网数据流上、下行流量控制模块1.1、1.2的带宽。管理接口模块1.3的具体实现中，CPU7可以采用Motorola的MPC860系列。CPU系统的设计不在本发明讨论范围。
本发明具有以下的优点和积极效果①使用硬件方式，带宽控制有效可靠，简单易实现；②通过带宽控制能够灵活地规划网络带宽，提高网络的效率。
由于性能价格比高，因此有着广阔的应用前景。
图1-本系统组成框图；图2-上、下行流量控制模块组成框图；图3-第一MII接口模块8、第二MII接口模块11组成框图；其中1-现场可编程门阵列器件(FPGA)，1.1-上行流量控制模块，1.2-管理接口模块，1.3-下行流量控制模块；2-第一MII总线；3-第二MII总线；4-地址和数据总线；5-数据链路层芯片；6-物理层芯片；7-CPU；8-第一MII接口模块；9-第一双时钟先入先出存储器(dcfifo1)；10-第二双时钟先入先出存储器(dcfifo2)；11-第二MII接口模块；12-分频电路。
具体实施例方式
下面结合实施例进一步说明现场可编程门阵列器件(FPGA)1，可选用Altera公司的EP2S15等；数据链路层芯片5，可选用MARVELL公司的GT48510A等；
物理层芯片6，可选用Intel公司的LXT971等；CPU7，可选用Freescale公司的PC850或MPC850等；第一MII接口模块8、第二MII接口模块11，可选用Mentor Graphics-Inventra公司的PE-MACMII-10/100 Ethernet Media Access Controller，如图3；第一双时钟先入先出存储器9、第二双时钟先入先出存储器10，使用现场可编程门阵列器件1芯片内部集成的M512 RAM blocks；分频电路12，使用现场可编程门阵列器件1芯片内部集成的Enhanced PLLs。
权利要求
1.一种基于现场可编程门阵列器件的快速以太网端口带宽控制系统，其特征在于由现场可编程门阵列器件(1)、第一MII总线(2)、第二MII总线(3)、地址和数据总线(4)、数据链路层芯片(5)、物理层芯片(6)、CPU(7)组成；现场可编程门阵列器件(1)分别通过第二MII总线(3)与数据链路层芯片(5)连接，通过第一MII总线(2)与物理层芯片(6)连接，通过地址和数据总线(4)与CPU(7)连接；所述的现场可编程门阵列器件(1)有三个模块上行流量控制模块(1.1)、下行流量控制模块(1.3)和管理接口模块(1.2)；所述的上行流量控制模块(1.1)、下行流量控制模块(1.2)由第一MII接口模块(8)、第一双时钟先入先出存储器(9)、第二双时钟先入先出存储器(10)、第二MII接口模块(11)、分频电路(12)组成；第一MII接口模块(8)、第一双时钟先入先出存储器(9)、第二双时钟先入先出存储器(10)、第二MII接口模块(11)依次连接；第一双时钟先入先出存储器(9)、第二双时钟先入先出存储器(10)分别与分频电路(12)连接；所述的管理接口模块(1.3)是提供接口与地址和数据总线(4)连接的模块。
2.按权利要求1所述的一种基于现场可编程门阵列器件的快速以太网端口带宽控制系统，其特征在于现场可编程门阵列器件(1)选用Altera公司的EP2S15；数据链路层芯片(5)选用MARVELL公司的GT48510A；物理层芯片(6)选用Intel公司的LXT971；CPU(7)选用Freescale公司的PC850或MPC850；第一MII接口模块(8)、第二MII接口模块(11)选用Mentor Graphics-Inventra公司的PE-MACMII-10/100 Ethernet Media Access Controller；第一双时钟先入先出存储器(9)、第二双时钟先入先出存储器(10)使用现场可编程门阵列器件(1)芯片内部集成的M512 RAM blocks；分频电路(12)使用现场可编程门阵列器件(1)芯片内部集成的EnhancedPLLs。
全文摘要
本发明公开了一种基于现场可编程门阵列器件的快速以太网端口带宽控制系统，涉及一种快速以太网端口带宽控制系统。本发明由现场可编程门阵列器件1、第一MII总线2、第二MII总线3、地址和数据总线4、数据链路层芯片5、物理层芯片6、CPU7组成；现场可编程门阵列器件1分别通过第二MII总线3与数据链路层芯片5连接，通过第一MII总线2与物理层芯片6连接，通过地址和数据总线4与CPU7连接；所述的现场可编程门阵列器件1有三个模块上行流量控制模块1.1、下行流量控制模块1.3和管理接口模块1.2。本发明使用硬件方式，带宽控制有效可靠，简单易实现；通过带宽控制能够灵活地规划网络带宽，提高网络的效率。由于性能价格比高，因此有着广阔的应用前景。
文档编号H04L29/08GK1703049SQ200510018889
公开日2005年11月30日 申请日期2005年6月9日 优先权日2005年6月9日
发明者杨旭, 周箴 申请人:烽火通信科技股份有限公司