专利名称：图像集成电路及其图像处理装置的制作方法
技术领域：
本实用新型涉及一种图像集成电路及其图像处理装置，更详细来说，涉及一种用于处理并显示多种图像信号的图像集成电路及其图像处理装置。
背景技术：
在这科技进步的时代，图像相关技术发展迅速，因此图像显示装置是与人们生活息息相关的商品。然而一般仅能显示单一画面的图像显示装置已无法迎合在短时间内得到更多信息的需求，所以具有子母画面或多分割画面的图像显示装置应运而生。
公知的可处理多个画面的图像显示装置的处理控制电路大多由数个集成电路组成，例如欲处理一个包含多个数字视频信号的输入并生成相对应的图像，需要处理器、视频输出输入端口单元、运动图像专家组(motionpicture experts group，MPEG)编码译码器、集成驱动器电子(integrated driveelectronics，IDE)控制器等多种集成电路配合操作，由于这样的组合其电路布局面积大，不仅成本过高，且其产品的体积亦无法符合现代轻薄短小的要求。因此一种单一集成电路以处理多种图像信号的图像集成电路及其图像处理装置仍是急切需要的。
实用新型内容本实用新型的目的在于提供一种图像集成电路，连接至存储器及图像播放装置，其包含处理器、图像获取单元、运动图像专家组编码译码器、存储器控制单元以及图像输出单元。图像获取单元根据处理器的信号，接收多个数字图像信号并产生处理信号。运动图像专家组编码译码器根据处理器的信号接收并压缩该处理信号。存储器控制单元根据处理器的信号将该处理信号储存至存储器。图像输出单元根据处理器的信号通过存储器控制单元自存储器获取该处理信号，并将该处理信号输出至图像播放装置。上述图像获取单元、运动图像专家组编码译码器、存储器控制单元及图像输出单元所对应处理器的信号并不限定为同一个信号。
此图像集成电路还可连接至视频图形阵列(video graphics array，VGA)显示器。更详细来说，图像集成电路还包含视频图形阵列编码器，编码来自图像输出单元的该处理信号，并将编码后的处理信号输出至视频图形阵列显示器。
此图像集成电路还可连接至硬盘。更详细来说，图像集成电路还包含集成驱动器电子(integrated drive electronics，IDE)控制器，根据处理器的信号将该处理信号储存至硬盘。
此图像集成电路还可连接至外围控制器接口(peripheral controllerinterface，PCI)总线。更详细来说，图像集成电路还包含外围控制器接口单元，根据处理器的信号将该处理信号输出至外围控制器接口总线。
此图像集成电路还可连接至通用串行总线(universal serial bus，USB)端口。更详细来说，图像集成电路还包含通用串行总线单元，根据处理器的信号将该处理信号输出至通用串行总线端口。
此图像集成电路还可连接至以太网络物理层(physical layer)。更详细来说，图像集成电路还包含以太网络媒体存取控制层(medium access controllayer)，根据处理器的信号将该处理信号输出至以太网络物理层。
本实用新型的另一目的在于提供一种图像处理装置，连接至存储器及图像播放装置。图像处理装置包含第一图像集成电路及第二图像集成电路。第一图像集成电路及第二图像集成电路分别包含处理器、图像获取单元、运动图像专家组编码译码器、存储器控制单元以及图像输出单元，其中处理器、运动图像专家组编码译码器及存储器控制单元与前述本实用新型的图像集成电路的处理器、运动图像专家组编码译码器及存储器控制单元相同。图像获取单元包含第一输入端及第二输入端，图像获取单元根据处理器的信号自第一输入端接收多个数字图像信号并产生处理信号。图像输出单元包含第一输出端及第二输出端，图像输出单元根据处理器的信号通过存储器控制单元自存储器获取该处理信号，并将该处理信号自第一输出端输出至图像播放装置。其中，第一图像集成电路的图像输出单元的第二输出端连接至第二图像集成电路的图像获取单元的第二输入端，第一图像集成电路之处理信号输入至第二图像集成电路。同样地，前述各元件“根据处理器的信号”并不限定为同一个信号。
在参照附图及随后描述的实施方式后，所述技术领域的技术人员便可了解本实用新型的其他目的，以及本实用新型的技术手段与实施方式。
图1为本实用新型之图像集成电路的第一实施例之示意图；图2为本实用新型之图像集成电路的第二实施例之示意图；以及图3为本实用新型之图像处理装置的实施例之示意图。
主要元件标记说明1图像集成电路 101存储器103图像播放装置105处理器107图像获取单元109运动图像专家组编码译码器111存储器控制单元 113图像输出单元115总线117视频图形阵列显示器119视频图形阵列编码器 121硬盘123集成驱动器电子控制器125外围控制器接口总线127外围控制器接口单元 129通用串行总线端口131通用串行总线单元133以太网络物理层135以太网络媒体存取控制层 161线路
102数字图像信号104处理信号122第一信号124第二信号126第三信号128第四信号130第五信号132第六信号134第七信号136第八信号2图像集成电路 201存储器203图像播放装置205处理器207图像获取单元209运动图像专家组编码译器211存储器控制单元 213图像输出单元215第一总线239第二总线241总线桥接器 243两线式串行总线245红外线数据协定接口 247储存卡接口249通用输出输入端口251声音接口253键盘与鼠标接口 255通用非同步接收及传送器257中断控制器 3图像处理装置31第一图像集成电路 33第二图像集成电路303图像播放装置307图像获取单元361第一输入端 363第二输入端313图像输出单元365第一输出端367第二输出端 302数字图像信号304数字图像信号具体实施方式
本实用新型之第一实施例如图1所示，为一种图像集成电路1，用于处理多个数字图像信号，并将处理后的数字图像信号输出于显示器上。
图像集成电路1电连接至存储器101与图像播放装置103，并包含处理器105、图像获取单元107、运动图像专家组编码译码器109、存储器控制单元111及图像输出单元113。处理器105通过线路161及总线115输出信号，以控制图像集成电路1的其他单元。图像获取单元107接收由处理器105经线路161及总线115所输出的第一信号122后，根据第一信号122接收多个数字图像信号102，并产生处理信号104，处理信号104被传送至总线115。在此实施例中，总线115为先进高效总线(advancedhigh-performance bus，AHB)，多个数字图像信号102为四个复合信号(composite signal)。
运动图像专家组编码译码器109接收由处理器105经线路161及总线115所输出的第二信号124后，根据第二信号124自总线115接收并压缩处理信号104，其压缩格式为MPEG-4格式。存储器控制单元111接收由处理器105经线路161及总线115所输出的第三信号126后，将图像获取单元107所产生的处理信号104储存至存储器101，因此处理信号104便被保存在存储器101中，此存储器101为一同步动态随机存取存储器。当处理信号104需要被获取出来时，处理器105经线路161及总线115传送第四信号128至图像输出单元113，图像输出单元113便要求存储器控制单元111自存储器101获取处理信号104，并将此处理信号104输出至图像播放装置103以显示其画面，此图像播放装置103可为液晶显示器或投影机。
图像集成电路1还连接至视频图形阵列显示器117，图像集成电路1还包含视频图形阵列编码器119，用以编码来自图像输出单元113的处理信号104，并将编码后的处理信号104输出至视频图形阵列显示器117。因此，图像集成电路1可直接产生视频图形阵列的信号。在此实施例中，视频图形阵列显示器117为电视。
图像集成电路1还连接至硬盘121，且图像集成电路1还包含集成驱动器电子控制器123，其接收由处理器105经线路161及总线115所输出的第五信号130后，将图像获取单元107所产生的处理信号104储存至硬盘121。由于硬盘121可储存大量的数据，因此处理信号104可被长时间的保存，待日后需使用时再从硬盘121读取出，进行播放或进一步的处理。
图像集成电路1还连接至外围控制器接口总线125，且图像集成电路1还包含外围控制器接口单元127，其接收由处理器105经线路161及总线115所输出的第六信号132后，将图像获取单元107所产生的处理信号104输出至外围控制器接口总线125，而外围控制器接口总线125为电脑数据传输的标准接口，由此处理信号104可传送至电脑显示或进一步处理。
图像集成电路1还连接至通用串行总线端口129，且图像集成电路1还包含通用串行总线单元131，其接收由处理器105经线路161及总线115所输出的第七信号134后，将图像获取单元107所产生的处理信号104输出至通用串行总线端口129。通用串行总线端口129亦为一种可与电脑主机连接的接口，由此处理信号104可传送至电脑显示或进一步处理。
图像集成电路1还连接至以太网络物理层133，且图像集成电路1还包含以太网络媒体存取控制层135，其接收由处理器105经线路161及总线115所输出的第八信号136后，将图像获取单元107所产生的处理信号104输出至以太网络物理层133，由此处理信号104可传送至网络。
本实用新型之第二实施例如图2所示，此实施例之图像集成电路2亦连接至存储器201与图像输出单元203，同样包含处理器205、图像获取单元207、运动图像专家组编码译码器209、存储器控制单元211、图像输出单元213及第一总线215，其功能与第一实施例的相对应元件相同，故不赘述。
与图像集成电路1不同之处在于图像集成电路2还包含第二总线239及总线桥接器241，其中第二总线239为先进外围装置总线(advancedperipheral bus，APB)，而总线桥接器241为AHB-APB桥接器，用以连接第一总线215及第二总线239。第二总线239连接至两线式串行总线(I2Cbus)243、红外线数据协定(IrDA)接口245、储存卡(storage card)接口247、通用输出输入端口(GPIO port)249、声音接口(audio I/F)251、键盘与鼠标接口253、通用非同步接收及传送器(UART)接口255及中断控制器257。第二总线239通过总线桥接器241可与第一总线215传递信号，因此处理器205、图像获取单元207、运动图像专家组编码译码器209、存储器控制单元211及图像输出单元213所产生的任何信号可通过上述接口243、245、247、249、251、253、255传送出去，而使用者亦可通过上述接口243、245、247、249、251、253、255、257将控制信号或数据输入至图像集成电路2。
由于图像集成电路1及图像集成电路2可接收四个数字图像信号，因此可同时处理并显示至少四个画面。公知技术在处理数个图像信号时须使用多个装置，因此成本高且体积大。本实用新型的图像集成电路是将公知多个集成电路晶片的功能整合于单一集成电路晶片上，减少了电路布局的面积，进而达到降低成本及缩小产品体积之目的。
本实用新型亦提供一种图像处理装置，其实施例如图3所示，此图像处理装置3用以将多个数字图像信号处理控制后，显示于液晶显示器、电视、监视器、投影机等显示器上，使单一显示器同时显示多个画面。
图像处理装置3包含第一图像集成电路31及第二图像集成电路33。第一图像集成电路31及第二图像集成电路33的内部元件与第一实施例、第二实施例相同，故不赘述。第一图像集成电路31及第二图像集成电路33之图像获取单元307还包含第一输入端361及第二输入端363，第一输入端361用以接收多个数字图像信号302并产生前述的处理信号，第二输入端363连接至前一级图像集成电路的图像输出单元313。第一图像集成电路31及第二图像集成电路33的图像输出单元313还包含第一输出端365及第二输出端367，第一输出端365将处理信号输出至图像播放装置303，第二输出端367则连接至下一级图像集成电路的图像获取单元307的第二输入端363。以此一实施例而言，第一图像集成电路31的图像输出单元313的第二输出端367连接至第二图像集成电路33的图像获取单元307的第二输入端363，因此第一图像集成电路31的处理信号可输入至第二图像集成电路33。
若第一图像集成电路31及第二图像集成电路33分别可处理四个数字图像信号，则第二图像集成电路33的图像输出单元313的第一输出端365及第二输出端367分别可输出八个画面，其中四个来自第一图像集成电路31的图像获取单元307的第一输入端361的数字图像信号302，四个来自第二图像集成电路33的图像获取单元307的第一输入端361的数字图像信号304。第二图像集成电路33可通过其第一输出端365将此八个画面同时显示于图像播放装置303上。
虽然此实施例以包含两个图像集成电路的图像处理装置说明之，但所述技术领域的技术人员可轻易推及包含两个以上图像集成电路的图像处理装置的实施方式，例如包含四个图像集成电路的图像处理装置，这样的图像处理装置便可同时显示十六个画面。
综上所述，虽然本实用新型以前述实施例说明之，但并非用以限定本实用新型的实施方式，任何所述技术领域的技术人员，在不脱离本实用新型之精神和权利要求所界定的内容及其均等技术范围下，当可做各种更动与修改。
权利要求1.一种图像集成电路，连接至存储器及图像播放装置，其特征是包含处理器；图像获取单元，根据该处理器的信号而接收多个数字图像信号并产生处理信号；运动图像专家组编码译码器，根据该处理器的信号而接收并压缩该处理信号；存储器控制单元，根据该处理器的信号将该处理信号储存至该存储器；以及图像输出单元，根据该处理器的信号通过该存储器控制单元自该存储器获取该处理信号，并将该处理信号输出至该图像播放装置。
2.根据权利要求1所述的图像集成电路，其特征是还连接至视频图形阵列显示器，该图像集成电路还包含视频图形阵列编码器，编码来自该图像输出单元的该处理信号，并将该编码后的处理信号输出至该视频图形阵列显示器。
3.根据权利要求2所述的图像集成电路，其特征是该视频图形阵列显示器为电视。
4.根据权利要求1所述的图像集成电路，其特征是还连接至硬盘，该图像集成电路还包含集成驱动器电子控制器，根据该处理器的信号将该处理信号储存至该硬盘。
5.根据权利要求1所述的图像集成电路，其特征是还连接至外围控制器接口总线，该图像集成电路还包含外围控制器接口单元，根据该处理器的信号将该处理信号输出至该外围控制器接口总线。
6.根据权利要求1所述的图像集成电路，其特征是还连接至通用串行总线端口，该图像集成电路还包含通用串行总线单元，根据该处理器的信号将该处理信号输出至该通用串行总线端口。
7.根据权利要求1所述的图像集成电路，其特征是还连接至以太网络物理层，该图像集成电路还包含以太网络媒体存取控制层，根据该处理器的信号将该处理信号输出至该以太网络物理层。
8.根据权利要求1所述的图像集成电路，其特征是该存储器为同步动态随机存取存储器。
9.根据权利要求1所述的图像集成电路，其特征是该多个数字图像信号为4个复合信号。
10.根据权利要求1所述的图像集成电路，其特征是该运动图像专家组编码译码器以MPEG-4格式进行压缩。
11.根据权利要求1所述的图像集成电路，其特征是该图像播放装置为液晶显示器。
12.根据权利要求1所述的图像集成电路，其特征是该图像播放装置为投影机。
13.根据权利要求1所述的图像集成电路，其特征是还包含先进高效总线，用以传送该信号及该处理信号。
14.一种图像处理装置，连接至存储器及图像播放装置，其特征是该图像处理装置包含第一图像集成电路及第二图像集成电路，该第一图像集成电路及该第二图像集成电路分别包含处理器；图像获取单元，包含第一输入端及第二输入端，该图像获取单元根据该处理器的信号自该第一输入端接收多个数字图像信号并产生处理信号；运动图像专家组编码译码器，根据该处理器的信号接收并压缩该处理信号；存储器控制单元，根据该处理器的信号将该处理信号储存至该存储器；以及图像输出单元，包含第一输出端及第二输出端，该图像输出单元根据该处理器的信号通过该存储器控制单元自该存储器获取该处理信号，并将该处理信号自该第一输出端输出至该图像播放装置；其中，该第一图像集成电路的该图像输出单元的该第二输出端连接至该第二图像集成电路的该图像获取单元的该第二输入端，该第一图像集成电路的该处理信号输入至该第二图像集成电路。
15.根据权利要求14所述的图像处理装置，其特征是还连接至视频图形阵列显示器，该第二图像集成电路还包含视频图形阵列编码器，编码来自该图像输出单元的该处理信号，并将该编码后的处理信号输出至该视频图形阵列显示器。
16.根据权利要求15所述的图像处理装置，其特征是该视频图形阵列显示器为电视。
17.根据权利要求14所述的图像处理装置，其特征是还连接至硬盘，该第一及第二图像集成电路还分别包含集成驱动器电子控制器，根据该处理器的信号将该处理信号储存至该硬盘。
18.根据权利要求14所述的图像处理装置，其特征是还连接至外围控制器接口总线，该第一及第二图像集成电路还分别包含外围控制器接口单元，根据该处理器的信号将该处理信号输出至该外围控制器接口总线。
19.根据权利要求14所述的图像处理装置，其特征是还连接至通用串行总线端口，该第一及第二图像集成电路还分别包含通用串行总线单元，根据该处理器的信号将该处理信号输出至该通用串行总线端口。
20.根据权利要求14所述的图像处理装置，其特征是还连接至以太网络物理层，该第一及第二图像集成电路还分别包含以太网络媒体存取控制层，根据该处理器的信号将该处理信号输出至该以太网络物理层。
21.根据权利要求14所述的图像处理装置，其特征是该存储器为同步动态随机存取存储器。
22.根据权利要求14所述的图像处理装置，其特征是该多个数字图像信号为4个复合信号。
23.根据权利要求14所述的图像处理装置，其特征是该运动图像专家组编码译码器以MPEG-4格式进行压缩。
24.根据权利要求14所述的图像处理装置，其特征是该图像播放装置为液晶显示器。
25.根据权利要求14所述的图像处理装置，其特征是该图像播放装置为投影机。
26.根据权利要求14所述的图像处理装置，该第一图像集成电路及该第二图像集成电路还分别包含先进高效总线，用以传送该信号及该处理信号。
专利摘要一种与存储器及图像播放装置连接，用于处理并显示多种图像信号的图像集成电路及其图像处理装置，包含处理器、图像获取单元、运动图像专家组编码译码器、存储器控制单元以及图像输出单元等元件。图像信号经图像集成电路及其图像处理装置处理后，可同时产生多组图像。此单一集成电路处理多种图像信号的图像集成电路及其图像处理装置可减少成本并达到缩小产品体积的需求。
文档编号H04N9/09GK2854972SQ20052014703
公开日2007年1月3日 申请日期2005年12月27日 优先权日2005年12月27日
发明者崔开良 申请人:启能国际科技有限公司