专利名称：一种cmos超宽带低噪声放电器的制作方法
技术领域：
本发明属射频集成电路设计技术领域，具体涉及一种在低功耗应用下仍能达到高增益、低噪声和良好输入匹配且适于低电压应用的CMOS超宽带低噪声放大器电路。
背景技术：
超宽带(UWB)技术起源于20世纪50年代末，此前主要作为军事技术在雷达等通信设备中使用。随着无线通信的飞速发展，人们对高速无线通信提出了更高的要求，超宽带技术又被重新提出，并倍受关注。UWB与常见的通信方式使用连续的载波不同，它采用极短的脉冲信号来传送信息，通常每个脉冲持续的时间只有几十皮秒到几纳秒的时间。这些脉冲所占用的带宽甚至高达几GHz，因此最大数据传输速率可以达到几百Mbps。在高速通信的同时，UWB设备的发射功率却很小，仅仅是现有设备的几百分之一，对于普通的非UWB接收机来说近似于噪声，因此从理论上讲，UWB可以与现有无线电设备共享带宽。所以，UWB是一种高速而又低功耗的数据通信方式，它有望在无线通信领域得到广泛的应用。目前，Intel、Freescale、Sony等知名大公司正在进行UWB无线设备的开发和推广。
美国联邦通信委员会(FCC)于2002年公布了允许民用的UWB频段，即3.1～10.6GHz。目前，在UWB系统的定义上存在两种方案，直接序列(DS-CDMA)和多带OFDM(MB-OFDM)。为了避免与WLAN-802.11a的5GHz工作频段冲突，目前的方案大致分为两个大的频段低频段近似为3.1～5.2GHz，作为第一代UWB系统的开发频段；高频段近似为5.8～10.6GHz。另外，在这两种方案的系统结构中，都使用了无线通信中必不可少的模块——低噪声放大器(LNA)。
低噪声放大器是射频接收机前端中最关键的模块之一。在传统的窄带LNA中，一般要求电路有低的噪声系数、合适的增益、好的输入匹配及高线性度。而在带宽达几GHz的超宽带系统中，由于电路工作频率高，因此在整个频段内的良好的输入匹配和平坦合适的增益则是除噪声特性外最重要也最难达到的性能要求。
对于UWB系统而言，低功耗是其基本要求。但是，由于输入信号中有很大的噪声，根据系统噪声级联公式可知，在接收端的低噪声放大器必须提供足够的增益以保证后级噪声不会对系统性能造成过大的影响，同时，足够的增益需要消耗高功耗才能实现。因此LNA的增益要求和功耗要求之间存在某种关系的矛盾，如何在减小功耗的同时尽可能的增大增益是应用于UWB系统中LNA设计的重要课题。
其次，由于UWB系统工作频率很高，在进行芯片级设计时，为了提高MOS管的截止频率，常常采用特征尺寸很小的工艺，例如0.18μm或更小，而小尺寸的MOS管伴随的往往是低电压工作。对于实际应用的电路，为了减少衬底噪声的干扰，常常采用带电流镜的差分结构，而电流镜要消耗一部分过驱电压，这就更加突出了低电压下设计的困难。因此，设计出能够在低电压下工作的低噪声放大器对于超宽带的芯片级设计而言，是不可避免的挑战。
在JSSC 2004中，文献[1]提出了一种基于传统窄带LNA的结构，其功耗很小，但是它使用了源极负反馈结构，使得该电路增益只有9.6dB，对于UWB系统来说，这无法满足系统要求；且该结构输出端接一个100Ω左右负载电阻，其消耗了一定的电压余度，因此不适合低电压下带电流镜的差分应用。
参考文献[1]Andrea Bevilacqua，Ali M Niknejad.An Ultrawideband CMOS Low-Noise Amplifier for3.1-10.6-GHz Wireless Receivers[J].IEEE J Solid-State Circuits，2004，39(12)2259-2268.
发明内容
本发明的目的是设计一种应用于UWB系统接收机的，在低功耗下有高增益且适合于低电压工作的CMOS低噪声放大器的电路结构。
本发明设计的CMOS低超声放大器电路，由匹配级1，放大级2和负载级3依次连接组成，其中，匹配级为一个多阶LC串并网络，放大级为CMOS电路，负载级为电感电阻串联电路。其结构如图1所示。
每部分的作用如下匹配网络使信号源与输入阻抗良好匹配；放大级在保证高增益和一定的输入实阻抗的同时，也使电路能在低电压下工作；负载级为电感和电阻串联，保证电路在工作频带内有一定的增益且增益平坦。
本发明中，匹配级与放大级的等效输入电路共同组成一个二阶或二阶以上LC带通滤波网络，且其与放大级电路通过一个串联电感连接。
本发明中，放大级电路由一个PMOS管和两个NMOS管组成，其中一个PMOS管和一个NMOS管共栅共漏连接，形成PMOS-NMOS对，输入信号从栅极进入，从漏极输出；该PMOS管源极接一个串联电感，该NMOS管源极接地或者接电流镜；另一个NMOS管为共栅级，其源极与PMOS-NMOS对的漏极直接连接，栅极接偏置直流电压，漏极与负载级相连接。
本发明中，负载级为一个电感电阻串联电路，其一端接电源，另一端接共栅级NMOS管的漏极。
匹配方式可以有电阻负反馈、共栅极输入和匹配网络匹配三种方式。电阻负反馈的方式可以在提高增益的同时获得较好的匹配性能，但是此方法在输入和输出引入了反馈回路，因此稳定性很差。共栅极输入的方式不需要复杂的匹配网络，但正是因为输入要与信号源匹配，其输入级的增益就会受很大的影响，从而直接导致电路噪声性能的恶化。基于以上考虑，本发明采用了匹配网络匹配的方式。
本电路的匹配网络为一多阶LC节通波波网络，其实质上就是一个LC带通滤波器。它的作用是把放大级产生的输入阻抗变换至信号源阻抗，以保证输入匹配，也即电路能够得到更高的输入功率。由于匹配的带宽达到几个GHz，因此输入匹配网络要求至少是二阶以上，且频段越高，阶数要求越高。在匹配网络结构的选取上，考虑到集成电路实现的特点，即芯片引脚的bondwire是一个电感，滤波器最好是T型结构。图2给出了一个二阶LC滤波器的电路示例。其中Rs为输入信号源的电阻，Rin为放大级的等效输入电阻，L2为匹配级与放大级连接电感Lg和放大级等串联电感Li之和，C2为放大级的等效串联电容。
放大级是本电路的核心部分，其电路结构如图3所示。其输入为PMOS-NMOS对。其中PMOS管Mp源极接电感Lp，使用电感和MOS管串接的方式产生实阻抗，其值为R=ωLpCgsp,]]>其中Lp为串接电感感值，Cgsp为Mp管栅源电容。由于NMOS管Mn1迁移率比Mp大，在TSMC0.18μm RF工艺中，两者的比值达到5∶1，也即NMOS在放大能力上要强于PMOS，所以为了保证电路高增益，选择NMOS管Mn1作为主要的放大级；同时，为了克服电感负反馈的缺点，Mn1管没有接入串接电感，而是采用了共源连接，即图3中的Mn1管的源极在单端应用时接地或者在双端应用时接电流镜，以保证同样的功耗下能够达到更大的增益。
级联级为一个共栅连接的NMOS管Mn2。此MOS管一方面减小输入PMOS-NMOS对管的输出阻抗，以保证PMOS-NMOS对管电流放大能力不变的同时，其电压放大能力减弱，那么，根据Miller效应的原理，也就可以减小输入管栅漏电容对电路的影响；另一方面，该MOS管可以隔离输入和输出级，保证电路有很好的隔离度。
本电路的负载级为一电感电阻串联电路。在窄带LNA的设计中，常常采用电感电容谐振来选取所需的频率，但是，在宽带中，增益平坦是更重要的要求，负载端的寄生电容会使高频端增益严重衰减，因此使用电感电阻串联。其中电感可以减弱输出端电容负载的影响，保证在高频段时电路有高的输出阻抗；电阻可以降低电感的Q值，使输出阻抗在工作频段内平坦，而不是简单的LC谐振，也即保证了增益在工作频段内平坦。
本发明的改进之处及其原理本电路针对设计目的，即低功耗下高增益和低电压下差分应用两个要求，对目前广泛应用的基于JSSC 2004“An Ultrawideband CMOS Low-Noise Amplifier for 3.1-10.6-GHzWireless Receivers”一文提出的结构进行了改进。
首先是针对低电压下差分应用进行了相应的改进。对于上文提出的结构，假设其应用在带电流镜的差分结构中。由于负载端采用了电阻电感串联结构，其电阻有100左右，如果单端消耗电流4mA，则该电阻消耗电压0.4V；另外，如果假定差分对管的电流镜消耗电压余度0.3V，那么对于低电压(例如1.8V)差分应用来说，cascode连接的两级NMOS管只能有1.1V的过饱和电压。这对于有一定线性度要求且工作电流较大的射频电路而言，实现难度很大，工作状态不稳定。
本电路在常规电路上引入了一个PMOS管，使其与电阻支路分流，减小电阻上消耗的电流，也就是说提高了供MOS偏置设计的电压余度。另外PMOS管消耗的电压余度同电阻支路上的隔离MOS管消耗的差不多，也就是说在带电流镜的全差分应用中，从电压源到地只有3级MOS管串接，少了电阻一级，提高了设计的电压余度。
其次针对低功耗高增益的目的进行了改进。一般来说，如果仅仅要求高增益，可以通过多级放大的方式来实现，但是多一级放大电路，也就多了一倍的功耗，这对于UWB应用来说，不是合理的选择。对于上文的结构，其放大只有一级，且为了达到输入匹配，放大NMOS管源极接入了一个电感，也即引入了负反馈，使得电路增益很小，工作频段内最高只有9.6dB。
本电路把输入匹配和增益两个性能分开考虑。输入匹配通过PMOS管源极接入的电感实现，对增益起主要作用的NMOS管则采用共源连接，避免了负反馈对增益的影响。同时，由于电流复用，该电路只相当于一级放大，达到了低功耗高增益的要求。
图1.宽带LNA的结构图示。
图2.二阶匹配网络图示。
图3.放大级电路图示。
图4.输入等效电路。
图5.示例电路图。
图6.示例S11仿真结果。
图7.示例S21和NF仿真结果。其中，A点处频率为3.96G，增益S21为16.0755dB；B点处频率为3.60593G，噪声系数为1.65093dB。
图8.示例kf仿真结果。其中，A点处频率为5.77175G，稳定系数为10.7384。
图9示例IIP3仿真结果。
具体实施例方式
本发明的具体实施主要包括三个部分匹配级的设计，放大级的设计，负载级的设计。
匹配网络从本质上来说，是一个带通LC滤波器，按照传统的滤波器设计方法，需要在确定输入和负载电阻后，按照通带和阻带的要求查表得到所需阶数滤波器的各个元件参数。不过，这种方法的前提是负载电阻要有确定的值。对于本LNA，由于输出负载为R=ωLpCgsp---(1)]]>其中ω为工作的角频率，Lp为PMOS管源极接入的电感，Cgsp为PMOS管的栅源电容，从公式(1)上可以看出，滤波器的输出负载是一个随频率变化的值。因此采用传统的滤波器设计方法不能很好的实现匹配。
基于以上原因，在实现本电路的输入匹配网络时，没有参考传统的滤波器设计方法，而是用更加实用的方法。考虑到任何输入阻抗都可以与Smith圆图上的点一一对应，因此可以把不同频点的输入阻抗描在Smith圆图上，然后观察每个频点的输入阻抗在经过某电抗元件之后的位置，直到所有的频点经过数个元件的变换后，都能够分布在圆点的周围，也就达到了匹配的目的。具体的实现可以使用Smith圆图CAD工具，如Smith Charter等。
对于放大级的设计，主要是NMOS管尺寸的选取，要综合考虑增益和阻抗匹配的要求。
根据增益的表达式Av=(gmn+gmp1+gmpLps)Zout,---(2)]]>其中，gmn为NMOS管的跨导，gmp为PMOS管的小信号跨导，Zout为输出端的负载。从公式(2)中可以看出，要增大电路的增益，可以增大NMOS管的尺寸。
考虑阻抗匹配的要求。由于Γ=|Zin-ZSZin+ZS|,]]>其中Г为输入反射系数，Zin为输入阻抗，ZS为信号源阻抗，一般来说，输入阻抗的虚部可以通过匹配网络来消除，所以电路能够达到的最大的反射系数为Γmax=|Rin-RSRin+RS|,]]>因此，如果此处输入匹配要达到系统要求的最大值-10dB，就必须有Rin≥24Ω。图4是该电路输入端的等效电路，由电路可知，输入阻抗的实部为Re[Zin]=gmpLpCgspgmp2Lp2Cgsn2ω2+Cgsn2Cgsp2ω2(Lpω-1Cgspω-1Cgsnω)2---(3)]]>
其中Cgsp为PMOS栅源电容，Cgsn为NMOS栅源电容，由表达式可知，随着NMOS尺寸的增大，Cgsn增大，输入阻抗的实部会减小。也就是说根据增益和输入匹配的要求，NMOS管的尺寸需取合理的值，以保证在满足输入达到匹配的前提下，尽可能的提高增益。
输出级主要的作用是减弱输出寄生电容对增益的影响，以增加在工作频段内增益的平坦度。由于输出负载阻抗为Zout=Lds+RRCds+1-LdCdω2,---(4)]]>其中Ld为输出负载端的电感，Cd为输出端寄生电容，R为与电感串联的电阻。由表达式(2)和(4)可以看出，要使电路增益增加，可以增加电感值，但是要保证LdCdω2＜1；要使电路增益平坦度增加，可以增加电阻R，同时增加R也会使输出阻抗减小，这就需要一个很好的折衷。
下面给出了一个具体实现的例子。
如图5所示，该实例电路为带电流镜的差分应用，其工作频段为UWB Band1，即3.1～5.2GHz。以单端说明其结构。输入为二阶LC带通滤波器，L1、C1、Lg1和放大级的等效电感和电容构成匹配网络；Mn1、Mp1、Mn2和Lp1构成放大级；Ld1和R1构成负载级。输出端在原来设计的电路上加上了一个源跟随器Mb1作为Buffer，其输出阻抗为50Ω，以方便输出端的测试。
本电路的仿真基于TSMC 0.18μm RF工艺，采用Cadence SpectreRF工具。电源电压为1.8V，此示例电路双端消耗电流为8mA，仿真结果如图6到图8所示。该结果表明，在工作频段内，匹配度S11可以达到-10dB以下，带Buffer的增益S21为16dB，一般来说，Buffer会使增益下降3dB左右，因此该电路的增益为19dB左右。噪声系数为1.65～2.37dB，稳定系数在所有的工作频段都可以达到10以上，电路的三阶交调点IIP3为-10dBm，说明有良好的线性度，这些结果表明该结构在低电压下仍能稳定的工作，且在低功耗下能够达到高增益的性能。
权利要求
1.一种CMOS低超声放大器电路，其特征在于由匹配级(1)、放大级(2)和负载级(3)依次连接组成，其中，匹配级为一个多阶LC串并网络，放大级为CMOS电路，负载级为电感电阻串联电路。
2.根据权利要求1所述的放大器电路，其特征在于所述匹配级与放大级的等效输入电路共同组成一个二阶或二阶以上LC带通滤波网络，且其与放大级电路通过一个串联电感连接。
3.根据权利要求1所述的放大器电路，其特征在于所述放大级电路由一个PMOS管和两个NMOS管组成，其中一个PMOS管和一个NMOS管共栅共漏连接，形成PMOS-NMOS对，输入信号从栅极进入，从漏极输出，该PMOS管源极接一个串联电感，该NMOS管源极接地或者接电流镜；另一个NMOS管为共栅级，其源极与PMOS-NMOS对的漏极直接连接，栅极接偏置直流电压，漏极与负载级相连接。
4.根据权利要求1所述的放大器电路，其特征在于所述负载级为一个电感电阻串联电路，其一端接电源，另一端接共栅级NMOS管的漏极。
全文摘要
本发明属射频集成电路设计技术领域，具体为一种用于超宽带(UWB)系统接收机中的CMOS低噪声放大器(LNA)电路。本电路由匹配级，放大级和负载级组成。其中匹配级使信号源与输入阻抗良好匹配；放大级在保证高增益和一定的输入实阻抗的同时，也使电路能在低电压下工作；负载级为电感和电阻串联，保证在工作频带内增益平坦。本电路可以在低功耗下达到高增益，同时该结构也适合差分应用。
文档编号H04B1/16GK1832335SQ200610025688
公开日2006年9月13日 申请日期2006年4月13日 优先权日2006年4月13日
发明者李巍, 罗志勇 申请人:复旦大学