跳频装置的制作方法

专利名称：跳频装置的制作方法
技术领域：
本发明的一个方面涉及一种跳频装置。该跳频装置可以用于例如
超宽带(UWB)系统中，该超宽带(UWB)系统建立无线链接，两 个设备能够通过该无线链接交换数据。本发明的其它方面涉及一种跳 频方法、无线链接系统和信总'l现设备。例如，所述信息重现设备可 以是个人计算机或视频投影机。
背景技术：
美国专利申请公开号2004/0136441描述了一种跳频系统。该跳 频系统包括跳频器，用于输出具有根据预定方式暂时变化的频率的信 号。该跳频器包括直接数字频率合成器(DDS)。固定锁相环输出固 定频率的信号。混频器将跳频器和固定锁相环的输出信号混频。混频 器输出跳频的本地信号，其被施加到调制器。

发明内容
根据本发明的一个方面， 一种跳频装置包括基频支路、偏频支路 和可控变频器。基频支路接收振荡器信号，其具有振荡器信号频率。 基频支路具有分频系数，以便提供具有基频的基频信号，该基频是振 荡器信号频率除以分频系数的结果。偏频支路接收同一振荡器信号。 偏频支路具有一个不同的分频系数，以便提供具有偏频的偏频信号， 该偏频是振荡器信号频率除以所述不同的分频系数的结果。可控变频 器提供跳频信号，其频率是基频和偏频的线性组合，具有至少一个作 为关于跳频控制信号的函数而变化的系数。
根据本发明的跳频装置允许只基于单一振荡器信号而产生跳频 信号。 一个振荡器或信号发生器就足够了。与此截然不同的是，现有 技术需要两个信号发生器直接数字频率合成器和锁相环。就存在与
每个信号发生器有关的成本，其可以用在集成电路实现中的表面积来 表现。而且，每个信号发生器都需要耗费一定的设计工作量，这也体 现为成本。另外，每个信号发生器都消耗功率。由于本发明只需要单 一信号发生器，其可以是相对简单的振荡器，因此本发明能够降低成 本。另外，本发明能够降低功耗。
本发明的另一个优点涉及以卜'方而。假设信号处理电路包括两个 不同的信号发生器，这是在现冇技术情况卜'。实际上，会有一定量的 寄生信号从一个信号发生器泄漏到另一个。存在--定的信号发生器串 扰。 一个信号发生器会以不希望冇的方式影响另一个，反之亦然。其 结果是，每个信号发生器将提供包含杂散分量的信号。这种杂散分量 会降低信号处理质量。例如，杂散分量会在想得到的信号中引入干扰。 如在上文中所述，本发明允许只基于单一振荡器信号来产生跳频信 号。因此，本发明避免了信3发生器的串扰，这有助于获得令人满意 的信号处理质量。


以下将参照附图来详细说明本发明的这些及其它方面。
图1是示出无线个域网(personal-area network)的框图； 图2是示出无线个域网中无线链接的频谱的频率图； 图3是示出无线链接的频带占用的时序图； 图4是示出无线链接电路的框图，其构成无线个域网的一部分； 图5是示出与在图3中所示的频带占用相关的跳频信号的时序
图6是示出跳频发生器的框图，其构成无线链接电路的一部分；
图7是示出分频器的电路图，其构成跳频发生器的一部分；
图8是示出另一个分频器的电路图，其构成跳频发生器的一部
分；
图9是示出信号调节电路的框图，其构成跳频发生器的一部分；
以及
图IO是示出可替换跳频发生器的框图。
具体实施例方式
图1示出了无线个域网WPAN。无线个域网WPAN包括个人计 算机PC1、视频投影机VP和另一个个人计算机PC2。个人计算机PC1 包括显示设备DPL、数据处理装置DPA和无线链接电路WLC，该无 线链接电路WLC耦接到天线ANT。视频投影机VP和另一个个人计 算机PC2每个都包括可以与个人计算机PC中的无线链接电路WLC 相对应的无线链接电路。因此，个人计算机PC1能够与视频投影机 VP建立无线链接WL1，并与另个个人计算机PC2建立另一个无线 链接WL2。
无线链接WL1和WL2允许数据处理装置DPA分别与视频投影 机VP和另一个个人计算机PC2交换数据DT。例如，数据处理装置 DPA可以向视频投影机VP发送川于构成幻灯片放映的连续幻灯片。 由此，视频投影机VP通过无线链接WL1接收幻灯片，并显示该幻 灯片。例如，无线链接WL1 W以代替通用串行总线连接，不然就需 要该通用串行总线连接从个人计算机PC1向视频投影机VP传送幻灯片。
个人计算机PC1可以通过另-个无线链接WL2从另一个个人计 算机PC2接收数据。该数据可以包括，例如要显示的图像。数据处 理装置DPA通过无线链接电路WLC接收图像，并使显示设备DPL 显示该图像，该图像来自另一个个人计算机PC2。无需在个人计算机 PC与另一个个人计算机PC之间的电缆连接。
图2示出了无线链接WL1的频谱。该频谱包括三个频带B1、B2 和B3。第一频带Bl以3432 MHz为中心。第二频带B2以3960 MHz 为中心。第三频带B3以4488 MHz为中心。这三个频带B1、 B2和 B3构成频带组BG1。在任何指定时刻，无线链接WL1都只占用三个 频带Bl、 B2和B3中的一个。无线链接WL1不会同时占用三个频带 Bl、 B2和B3。而是在相对较长的间隔时间中，无线链接WL1交替 地占用三个频带B1、 B2和B3的每一个。这同样适用于另一个无线 链接WL2。
图3示出了无线链接WL1的频带占用。在时刻t0和tl之间的时 间间隔中，无线链接WL1占用第一频带B1。在时刻tl和t2之间的 时间间隔中，无线链接WL1占川第二频带B3。在时刻t2和t3之间 的时间间隔中，无线链接WL1占用第二频带B2。在时刻t3和t4之 间的时间间隔屮，无线链接WL1再次占用第一频带B1。
图3由此示出了一种具体的频带占用方式。另一个无线链接WL2 具有不同的频带占用方式。因此，尽管这两个无线链接WL1和WL2 共用同一频谱，但是它们能够彼此相区别。
图3还示出了从-个频带转换到另一个要花费一定的时间。频带 转换不是即时的。优选地，毎次频带转换都应该相对较快。图3示出 频带转换窗口，其应小于9纳秒。图3还示出了在发生频带转换后， 无线链接WL1占用一个频带大约300纳秒。gp，图3示出了以大约 300纳秒的频带占用窗口为特征的频带占用方式。因此，在这个实例 中，频带转换窗口应该优选地小T频带占用窗口的3%。
图4示出了无线链接电路WLC，其构成图1中所示的个人计算 机PC1的一部分。无线链接电路WLC包括天线耦合器CPL、接收机 电路REC、发射机电路TXC和基带处理器BBP。在图1中所示的天 线ANT也以虚线示出。无线链接电路WLC还包括跳频发生器FHG 和控制器CTRL。跳频发生器FHG确定无线链接WL1在指定时刻所 占用的频带。因此，跳频发生器FHG构成无线链接电路WLC的核 心。
无线链接电路WLC如下运行。在接收模式中，天线耦合器CPL 向接收机电路REC传送天线ANT所接收的射频频谱。因此，接收的 射频频谱RFR出现在接收机电路REC的输入端。接收机电路REC 还接收跳频信号FHS。跳频信号FHS的频率在任何指定时刻都与以 下频率之一相对应3432 MHz、 3960 MHz和4488 MHz。如图2所 示的三个频带B1、 B2和B3以这些频率作为中心。
接收机电路REC选择与跳频信号FHS的频率相对应的频带。接 收机电路REC解调出现在该频带中的信号，以获得基带接收信号 BBR。实际上，接收机电路REC是所谓的直接变换接收机(direct-conversion receiver)。需要解调的信号可以是，例如正交频分 复用(OFDM)信号。在此怙况卜'，接收机电路REC可以执行快速 傅立叶变换(FFT)，以解调OFDM信号。卍确的解调还可能需要频 率、相位和时间同步。基带处理器BBP处理基带接收信号BBR，以 获得已经通过所关注的无线链接传送的数据DT。这种处理可以包括 去交织、Viterbi解码和去扰频。
在发射模式中，基带处理器BBP处理要通过所关注的无线链接 传送的数据DT。这种处理通常与接收模式中基带处理器BBP所执行 的处理互补。例如，在发射模式中，基带处理器BBP可以执行交织、 Wterbi编码和扰频。基带处理器BBP提供基带发射信号BBT，其是 要通过所关注的无线链接WL传送的数据DT的处理结果。发射机 电路TXC对基带发射信号BBT进行调制，以获得射频发射信号RFT。 射频发射信号RFT以跳频信号FHS的频率为中心。射频发射信号RFT 可以在图2所示的三个频带B1、 B2或B3中任-一个之内。在任何指 定时刻，射频发射信号RFT都位于以在该指定时刻跳频信号FHS所 具有的频率为中心的频带内。
跳频发生器FHG以正交信9的形式提供跳频信号FHS，其具有 同相分量FHSi和正交分量FHSq。这种信号特别适用于由接收机电 路REC和发射机电路TXC所执行的直接变频。正交信号允许正负频 率之间存在差别。因此，可以说，接收机电路REC能够确定在接收 的射频频谱RFR中的特定频率是高于还是低于跳频信号FHS的频 率。发射机电路TXC能够以无杂散的方式对基带发射信号BBT进行 频率偏移，以获得射频发射信号RFT。
控制器CTRL将控制信号施加到跳频发生器FHG。在图4中以 箭头符号表示它。跳频信号的频率作为这些控制信号的函数而变化。 因此，控制器CTRL能够使得无线链接电路WLC呈现出例如图3所 示的频带占用方式。该频带占用方式例如可以从通过所关注的无线链 接而接收的数据DT中所包含的信息中得到。在图4中用从基带处理 器BBP向控制器CTRL延伸的箭头符号来表示它。
图5示出了与图3所示的频带占用方式相关的跳频信号FHS。在
时刻t0和tl之间的时间间隔中，跳频信号FHS的频率是3432 MHz。 在tl和t2之间的时间间隔屮，跳频信号FHS的频率是4488 MHz。 时刻t2和t3之间的时间间隔中，跳频信号FHS的频率是3960 MHz。 时刻t3和t4之间的时间间隔屮，跳频信号FHS的频率是3432 MHz。
图5还示出了跳频发牛器FHG需要在相对较短的时间内转换频 率，例如在9纳秒中。而i丄，跳频信4 FHS的频率需要在各个频带 占用窗口中始终足准确和稳定的。这些足相互矛质的要求。
图6示出了跳频发生器FHG， K-能够满足上述要求。跳频发生 器FHG包括锁相环电路PLL，可控振荡器VCO，三个分频器DIV1、 DIV2、 DIV3，信号调节电路SCC，频率选择电路FSC和单边带混频 器SBM。作为组合，单边带混频器SBM和频率选择电路FSC构成 可控变频器。两个不同的支路从nJ控振荡器VCO延伸到该可控变频 器第一支路，包括分频器DIV1;第二支路，包括分频器DIV2、 DIV3和信号调节电路SCC。
跳频发生器FHG如下运行。可控振荡器VCO提供具有约为7920 MHz频率的振荡器信号OS。分频器DIV1将这个频率二分频，以获 得基频信号BF。基频信号BF是止交信^，其具有同相分量BFi和 正交分量BFq。前文中已经提到正交信号允许在正负频率之间存在差 别。因此，基频信号BF可以具冇-3960MHz或+3960MHz的频率。 这是电路设计的问题。交换在分频器DIV1中的两个连接就足以反转 频率的符号。在下文中假设基频信号BF的频率是+3960MHz。
分频器DIV2对振荡器信号OS的频率进行三分频。因此，分频 器DIV2提供3分频的振荡器信号DA。 3分频的振荡器信号DA具 有50%的占空比。分频器DIV3对该3分频的振荡器信号DA进行五 分频。分频器DIV3提供一组四个15分频的振荡器信号DB，每一个 都具有528MHz的频率。四个15分频的振荡器信号每一个都具有不 同的相位。
信号调节电路SCC在这四个邻的15分频振荡器信号DB的基 础上，提供偏频信号OF。偏移信号OF是正交信号，其具有同相分 量OFi和正交分量OFq。而且，信号调节电路SCC所提供的偏频信
号OF使得这两个分量OFi和OFq每一个都具有50%的占空比。偏 频信号OF可以具有-528MHz或+528MHz的频率。这是电路设计的 问题。交换在信号调节电路SCC中的两个连接就足以反转频率的符 号。在下文中假设偏频信号OF的频率是+528MHz。
频率选择电路FSC将输入信兮HF施加到单边带混频器SBM。 输入信号HF可以是以下三个信号中的任意--个偏频信号OF、交 换了同相和正交分量的偏频^4 OF、或者直流信号。频率选择电路 FSC接收跳频控制信',》HCS，贝:确定将前述三个信号中的哪一个施 加到单边带混频器SBM。例如，跳频控制信^HCS可以具有以下三 个状态非反相状态、反相状态和中性状态。在非反相状态中，单边 带混频器SBM接收偏频信号OF。在反相状态中，单边带混频器SBM 接收交换了同相和正交分量的偏频信号OF。在中性状态中，单边带 混频器SBM接收直流信号。
应指出，交换正交信号的同相和正交分量与将正交信号的频谱反 相相对应。负频率变为了正频率，反之亦然。偏频信号OF具有 +528MHZ的频率。如果频率选择电路FSC交换了同相和正交分量， 则单边带混频器SBM所接收的输入信号HF将为-528MHz。直流信 号对应于"0"频率。
单边带混频器SBM将基频信号BF与从频率选择电路FSC接收 的输入信号HF混频。为此，单边带混频器SBM包括两个正交混频 器。第一正交混频器将基频信号BF的同相分量BFi与从频率选择电 路FSC接收的输入信号HF混频。第二正交混频器将基频信号BF的 正交分量BFq与从频率选择电路FSC接收的输入信号HF混频。每 个正交混频器都包括一对混频器电路。 一个混频器电路接收输入信号 HF的同相分量HFi;另一个混频器电路接收输入信号HF的正交分量 HFq。
单边带混频器SBM所提供的跳频信号FHS的频率是基频信号 BF频率+3960MHz与偏频信号OF频率+528MHz的线性组合。在数 学表达式中，跳频信号FHS的频率等于cl*Fb+c2*Fo。在这个表达式 中，Fb代表基频信号BF的频率，Fo代表偏频信号OF的频率，cl
和c2是系数。
在前述数学表达式中，系数cl是-I或+1的固定系数，其取决于 单边带混频器SBM中的混频器电路连接。这是电路设计的问题。交 换在单边带混频器SBM中的两个连接足以使系数cl反转符号。在下 文中假设系数ch+l。
系数c2是-l、 0或+l的可控系数，其取决于跳频控制信号HCS。 在前文中已经提到，跳频控制信3 HCS具有非反相状态、反相状态 和中性状态。系数c2在各个状态屮分别具有的值是设计的问题。例 如，单边带混频器SBM可以这样来设计3跳频控制信号HCS分别 在反相状态、中性状态和非反相状态屮时，c2=-l、 0或+l。在下文中 就将假设是这种情况。然而，^跳频控制信号HCS分别在非反相状 态、中性状态和反相状态中时，交换两个连接就足以使系数c2^1、 0 或+1。
因此，当跳频控制信兮HCS在反相状态中时，跳频信号FHS的 频率是+"+3960-"528-3432MHz。在这个状态中，单边带混频器 SBM将频率为+3960MHz的基频信号BF与交换了同相和正交分量 的、频率为-528MHz的偏移信号OF混频。
当跳频控制信号HCS在屮性状态中时，跳频信号FHS的频率是 +l*+3960-0=3960MHz。在这个状态中，单边带混频器SBM将频率 为+3960MHz的基频信号BF与频率为"0"的直流信号混频。
当跳频控制信号HCS在非反相状态中时，跳频信号FHS的频率 是+"+3960+"528-4488MHz。在这个状态中，单边带混频器SBM 将频率为+3960MHz的基频信号BF与频率为+528MHz的偏移信号 OF混频。
锁相环电路PLL使可控振荡器VCO所提供的振荡器信号OS与 参考频率信号CKR同步。为此，锁相环电路PLL从分频器DIV3接 收15分频的振荡器信号。锁相环电路PLL还接收基本控制信号BCS， 其代表在15分频的振荡器信号OS与参考频率信号CKR之间预期的 频率比。锁相环电路DLL控制可控振荡器VCO以获得预期的频率比。
图7示出了分频器DIV2的一种可能实现，分频器DIV2进行3
分频。分频器DIV2包括四个"D"型锁存电路DL31、 DL32、 DL33 和DL34。每个锁存电路DL都a有数据输入端d、输出端q、反相输
出端q-和以三角形表示的时钟输入端。锁存电路DL31和DL33在其 各自的时钟输入端接收到为"1"的信号电平时被锁定。与此相反， 锁存电路DL32和DL34在各自的时钟输入端接收到为"0"的信号 电平时被锁定。在锁存电路DL31和DL33各自的时钟输入端之前的 小圆圈表示这个区别。振荡器信^ OS施加到每个各自的时钟输入端。
分频器DIV2还包括两个或非l' J电路NOR31和NOR32。或非门 电路NOR31构成反馈问路的'部分。该反馈回路规定了三个状态的 操作。分频器DIV2反复地经历三个不同的状态，其与三分频相对应。 或非门电路NOR2按照或非功能，将来自锁存电路DL33和DL34各 自的输出端q的信号合并。l大l此，获得了具有50%占空比的三分频 振荡器信号DA。
图8示出了分频器DIV3的一种可能实现，其进行5分频。分频 器DIV3包括六个锁存电路DL51-DL56，其与图7中所示的相类似。 三分频振荡器信号DA施加到每个各自的时钟输入端。分频器DIV3 还包括或非门电路NOR51，其构成反馈回路的一部分。该反馈回路 规定了五个状态的操作。分频器DIV3反复地经历五个不同的状态， 其与5分频相对应。
锁存电路DL51的反相输出端q-提供第一 15分频振荡器信号 DB1 。锁存电路DL53、 DL54和DL56各自的输出端q分别提供第二、 第三和第四15分频振荡器倍'4DB2、 DB3和DB4。第一、第二、第 三和第四15分频振荡器信兮DB1、 DB2、 DB3和DB4构成四个一组 的15分频振荡器信号DB，如在l:文中参照图6提到的，其被施加到 信号调节电路SCC。
图9示出了信号调节电路SCC的一种可能实现。信号调节电路 SCC包括四个积分电路INT1、 INT2、 INT3、 INT4，三个限幅电路 SLC1、 SLC2、 SLC3，或门电路OR，加法电路SUM和缩放电路SCL。 积分电路INT1接收第二 15分频振荡器信号DB2作为输入信号。积 分电路INT2接收第三15分频振荡器信号DB3作为输入信号。积分 分频报荡器信兮DB1作为输入信号。积分电 路INT4接收第四15分频振荡器信号DB4作为输入信号。这些15 分配振荡器信号DB1、 DB2、 DB3和DB4每一个都具有不同的相位， 因为它们取自分频器DIV3屮的不问点，如图8所/j;-。
积分电路INT使得出现在输入信号中的边缘不太陡峭。可以说， 积分电路INT缓和了输入信"屮的转换。积分电路INT提供输出信 号，在该输出信号中，二进制值转换，0到1和1到0，比输入信号 中的更倾斜平缓。转换花费更多的时间。
限幅电路SLC提供相反的效果。如果输入信号低于阈值，则限 幅电路SLC提供二进制0，如果输入信号高于阈值，则提供二进制1， 反之亦然。假设输入信号逐步从低值向高值转变。当输入信号越过该 阈值时，限幅电路SLC将提供急剧的.二进制值变化。
作为组合，积分电路INT3和INT4、加法电路SUM和缩放电路 SCL提供在第--和第四15分频振荡器信9 DB1和DB4之间的相位 内插。通过缓和在15分频信t]- DB1和DB4中的转换来进行这个相 位内插。增益为0.5的缩放电路SCL提供振幅补偿。限幅电路SLC3 恢复急剧的转换。限幅电路SLC3提供具有50%占空比的偏频信号 OF的正交分量OFq。
前述的相位内插引入了一定的延迟。积分电路INT1、 INT2和限 幅电路SLC1、 SLC2补偿这个延迟。或门电路OR提供具有50%占 空比的偏频信号OF的同相分量OFi。
作为组合，分频器DIV3和信号调节电路SCC提供了奇整数分 频比以及具有50%占空比的1十:交信号输出。在欧洲专利申请号* (代 理人档案号no.PHNL041253)及任何相应的申请中更详细的说明了这 些方面，它们合并于此作为参考。
通过各种开关以及某个转换控制逻辑(如果需要的话)，能够实 现频率选择电路FCS。例如，两个开关可以耦接在分频器DIV3和单 边带混频器SBM之间。 一个幵关用于同相分量OFi;另一个用于正 交分量OFq。当跳频控制信号HCS在非反相状态中时，这两个开关 闭合。在其它状态中这两个开关打开。另外的两个开关可以交叉耦接，
以交换同相分量OFi和正交分量OFq。当跳频控制信号HCS在反相 状态中时，这两个开关闭合，而在其它状态中打开。还有再另外的两 个开关可以耦接在直流源和中.边带混频器SBM之间。当跳频控制信 号在中性状态中时，这两个斤关W合，而其它状态中打开。
图IO示出了 '种nJ替换的跳频发4:器FHGA。该可替换的跳频 发生器FHGA包括与跳频发化:器FHG相同的元件，该跳频发生器 FHG已经在上文中参照图6加以说明。有一个例外。在图6中出现 的分频器DIV2被分频器D1V4替代。分频器DIV4从分频器DIV1 接收输入信号，而不是从可控振荡器VCO接收。在该可替换的跳频 发生器FHGA中，可控振荡器VCO只需向分频器DIV1提供振荡器 信号0S。因此，可控振荡器VCO具有较少的负载，这是优点。
分频器DIV4具有1.5的分频系数。由于分频器DIV4接收基频 信号BF，其是2分频的振荡器信兮OS，因此分频器DIV4就提供3 分频的振荡器信号。这个信^iiJ以与阁6所示的跳频发生器FHG中 的3分频振荡器信号DA相对j、V:。基频信号BF是正交信号，其允许 分频器DIV4提供具有50%占空比的3分频振荡器信号。 结束语
上文中参照附图的详细说明阐明了以下特征(权利要求1)。跳 频装置包括基频支路(DIV1)、偏频支路(图6: DIV2、 DIV3、 SCC; 图10: DIV1、 DIV4、 DIV3、 SCC)和可控变频器(SBM、 FSC)。 基频支路(DIV1)接收具有振荡器信号频率(7920MHz)的振荡器 信号(OS)。基频支路具有分频系数(/2)以提供具有基频(+3960MHz) 的基频信号(BF)，该基频(+3960MHz)是振荡器频率除以分频系 数的结果。偏频支路(DIV2、 DIV3、 SCC)接收同一振荡器信号(OS)。 偏l^支路具有不同的分频系数(/3、 /5)以提供具有偏频(+528MHz) 的偏频信号(OF)，该偏频(+528MHz)是振荡器信号频率除以该不 同的分频系数的结果。可控变频器(SBM、FSC)提供跳频信号(FHS)， 其具有作为基频和偏频的线性组合的频率(^*+3960+02*+5281\4他)， 该线性组合的至少一个系数(c2)作为跳频控制信号(HCS)的函数 而变化。
前文中的详细说明还阐明了以下可选特征(权利要求2)。偏频 支路(DIV2、 DIV3、 SCC)设黄为以提供正交信号形式的偏频信号
(OF)，其具有同相分量(OFi)和i卜:交分量(OFq)。可控变频器(SBM、 FSC)包括选频器(HCS)和正交混频器(SBM)。选频器提供混频 器输入信号(HF)，当跳频控制倍号(HCS)在非反相状态中时，混 频器输入信号(HF)与偏频信兮(OF)相对应，当跳频控制信号在 反相状态中时，混频器输入位'4 (HF)与交换了同相和正交分量的 偏频信号相对/、V:。正交混频器(SBM)将混频器输入信号与基频信号
(BF)混频。这些特征允许打成本效益的实现。
前文中的详细说明还阐明了以下可选特征(权利要求3)。当跳 频控制信号(HCS)在中性状态中时，选频器(FSC)提供直流信号 作为混频器输入信号(HF)。这允许基频是跳频信号可能具有的频率 之一。
前文中的详细说明还阐明r以下可选特征(权利要求4)。基频
支路(DIV1)提供正交信号形式的基频信号(BF)，其具有同相分量 (BFi)和正交分量(BFq)。可控变频器(SBM、 FSC)包括一对正 交混频器(SBM)，用于将混频器输入信号(HF)与基频信号混频。 这些特征允许所谓的像频信3的电子抑制，这减轻了对滤波器的要 求。因此，这些特征允许有成本效益的实现。
前文中的详细说明还闱明了以下可选特征(权利要求5)。偏频 支路(DIV2、 DIV3、 SCC)提供具有50%占空比的偏频信号(OF)。 这有助于跳频信号是无杂波的。
前文中的详细说明还阐明了以下可选特征(权利要求6)。偏频 支路(DIV2、 DIV3、 SCC)包括输入电路(DIV2)，其基于振荡器 信号(OS)提供具有50%占空比的分频信号(DA)。基于该分频信 号(DA)，输出电路(DIV3、 SCC)提供偏频信号(OF)，其具有同 相分量(OFi)和正交分量(OFq)。这些特征以有成本效益的方式允 许偏频支路具有奇整数分频比和止:交信号输出。
前文中的详细说明还阐明了以下可选特征(权利要求7)。可控 振荡器(VCO)提供振荡器信号(OS)。锁相环电路(PLL)使振荡
器信号与参考频率信号(CKR)同步。这有助于跳频信号在频率方面， 并且如果需要的话在相位方面，是准确的。
前文中的详细说明还阐明了以下可选特征(权利要求8)。基频 支路(DIV1)和偏频支路(图10: DIV1、 DIV3、 DIV4、 SCC)包 括共用的电路(DIV1)，两条支路通过它接收振荡器信号。这允许提 供振荡器信号的振荡器具冇适度的负载，其冇助于稳定的运行。
前述的特征能够以多种不同的方式来实现。为了说明它，简要的 指出了一些备选方案。基频支路的分频系数可以等于1，在此情况下， 在这个支路中没有分频。例如，参照图IO，可控振荡器VCO和分频 器DIV1可以被止:交振荡器代锊，jt在3960MHz的频率上振荡，并 提供正交输出信号。基频支路的分频系数可以是奇整数值或非整数 值，例如1.5。偏频支路的分频系数可以是偶整数值或非整数值。
可控变频器无需包括用于接收正交输入信号的单边带混频器，尽 管这是有利的。可控变频器可以只包括例如单一混频器电路和一个或 多个滤波器，用于抑制像频信号及其它杂散信号。例如可以使用可调 谐滤波器来为跳频信号在各种不问频率中选择适当的频率。在这种实 施中就不需要图6中所示的选频电路。也无需正交信号。
在基频与偏频的线性组合中，各系数可以是除-1、 0、 +1之外的 值。例如，系数可以等于2或3。绝对值大于1的系数与所关注的信 号的谐波相对应。滤波器可以用于在基频信号或偏频信号中选择想要 的谐波。两个滤波器允许在两个信9中的谐波选择。还应指出，该线 性组合中的一个或另一个系数，或者两个系数都可以作为跳频信号的 函数而变化。
尽管直接变频系统具有优势，但跳频装置也能够用于除了直接变 频系统之外的系统中。分频器可以与在图7和8中所示的不同。这些 仅是实例。具有特定分频系数的分频器通常能够以多种不同的方式来 实现。例如，即使需要50%占空比的输出信号，也有各种不同的电 路来提供3分频。
存在很多通过硬件或软件项实现功能的方式。在这方面，附图是 非常概略的，每一个仅代表本发明的一个可能的实施例。因此，尽管
附图将不同的功能显示为不同的块，似这并不排除单一硬件或软件项 执行几个功能。也不排除硬件或软件项的组合，或二者执行一个功能。 此前所做的评论表明了参照附图的详细描述是说明本发明，而不
是限制本发明。存在多种nJ"锊换方案，其都属于本发明的范围内。在
权利要求中的任何参考标记不〗、v:解释为限制该权利要求。词语"包括"
不排除除权利要求中所列出的之外存在其它元件或步骤。在元件或步 骤之前的词语"--个"不排除存在多个这种元件或步骤。
权利要求
1、一种跳频装置(WLC)，包括基频支路(DIV1)，用于接收具有振荡器信号频率的振荡器信号(OS)，所述基频支路具有分频系数，用于提供具有基频的基频信号(BF)，所述基频是所述振荡器信号频率除以所述分频系数的结果；偏频支路(DIV2、DIV3、SCC)，用于接收同一振荡器信号，所述偏频支路具有不同的分频系数，用于提供具有偏频的偏频信号(OF)，所述偏频是所述振荡器信号频率除以所述不同的分频系数的结果；以及可控变频器(SBM、FSC)，用于提供跳频信号(FHS)，所述跳频信号(FHS)的频率是所述基频和所述偏频的线性组合，具有至少一个作为跳频控制信号(HCS)的函数而变化的系数(c2)。
2、 如权利要求1所述的跳频装置，所述偏频支路(DIV2、 DIV3、 SCC)提供正交信号形式的偏频信号(OF)，其具有同相分量(OFi) 和正交分量(OFq)，所述可控变频器(SBM、 FSC)包括选频器(FSC)，用于提供混频器输入信号(HF)，当所述跳频控 制信号(HCS)在非反相状态中时，所述混频器输入信号与所述偏频 信号(OF)相对应，当所述跳频控制信号在反相状态中时，所述混 频器输入信号与交换了同相和正交分量的偏频信号相对应；以及正交混频器(SBM)，用于将所述混频器输入信号与所述基频信 号(BF)混频。
3、 如权利要求2所述的跳频装置，当所述跳频控制信号(HCS) 在中性状态中时，所述选频器(FSC)提供直流信号作为所述混频器 输入信号(HF)。
4、 如权利要求2所述的跳频装置，所述基频支路(DIV1)提供 正交信号形式的基频信号(BF)，其具有同相分量(BFi)和正交分 量(BFq)，所述可控变频器(SBM、FSC)包括一对正交混频器(SBM)， 用于将所述混频器输入信号(HF)与所述基频信号混频。
5、 如权利要求2所述的跳频装置，所述偏频支路(DIV2、 DIV3、 SCC)提供具有50%占空比的偏频信号(OF)。
6、 如权利要求2所述的跳频装置，所述偏频支路(DIV2、 DIV3、 SCC)包括输入电路(DIV2)，用于基于所述振荡器信号(OS)，提供具有 50%占空比的分频信号(DA);以及输出电路(DIV3、 SCC)，用于基于所述分频信号(DA)，提供 所述偏频信号(OF)，其具有所述同相分量(OFi)和所述正交分量 (OFq)。
7、 如权利要求1所述的跳频装置，包括 可控振荡器(VCO)，用于提供所述振荡器信号(OS);锁相环电路(PLL)，用于使所述振荡器信号与参考频率信号 (CKR)同步。
8、 如权利要求1所述的跳频装置，所述基频支路(DIV1)和所 述偏频支路(DIV1、 DIV3、 DIV4、 SCC)包括共用电路(DIV1)， 这两个支路通过所述共用电路接收所述振荡器信号。
9、 一种跳频方法，其使用如权利要求1所述的跳频装置，所述 方法包括跳频控制步骤(CTRL),其中，所述跳频控制信号(HCS)被施 加到所述可控变频器(SBM、 FSC)，以改变在所述基频与所述偏频 的线性组合中的至少一个系数(c2)。
10、 一种无线链接系统(WPAN)，包括天线(ANT)和如权利要求l所述的跳频装置，用于建立无线链接(WL1、 WL2)，所述无 线链接作为所述跳频信号(HCS)的函数而连续地从频带组(Bl、 B2、 B3)中的 一个频带跳跃到另一个。
11、 一种信息重现设备(PC)，包括天线(ANT)和如权利要 求1所述的跳频装置，用于建立无线链接(WL2)，所述无线链接作 为所述跳频信号(HCS)的函数而连续地从频带组(Bl、 B2、 B3) 中的一个频带跳跃到另一个；以及再现设备(DPL)，其设置为再现 通过所述无线链接接收的数据(DT)。
全文摘要
一种跳频装置，包括基频支路(DIV1)、偏频支路(DIV2、DIV3、SCC)和可控变频器(SBM、FSC)。基频支路(DIV1)接收振荡器信号(OS)，其具有振荡器信号频率(7920MHz)。基频支路具有分频系数(/2)，以提供具有基频(+3960MHz)的基频信号(BF)，该基频是振荡器信号频率除以分频系数的结果。偏频支路(DIV2、DIV3、SCC)，接收同一振荡器信号(OS)。偏频支路具有不同的分频系数(/3、/5)，以提供具有偏频(+528MHz)的偏频信号(OF)，该偏频是振荡器信号频率除以该不同的分频系数的结果。可控变频器(SBM、FSC)提供跳频信号(FHS)，其频率(c1^*+3960+c2^*+528MHz)是基频和偏频的线性组合，具有至少一个作为跳频控制信号(HCS)的函数而变化的系数(c2)。
文档编号H04B1/69GK101103550SQ200680002357
公开日2008年1月9日 申请日期2006年1月10日 优先权日2005年1月17日
发明者D·M·W·利纳尔特斯, R·C·H·范德贝克 申请人:皇家飞利浦电子股份有限公司