专利名称：Dtv数据处理装置的制作方法
技术领域：
本发明涉及一种在数字电视(DTV)广播的图象接收装置中的数据处理方法及数据处理装置。
背景技术：
一直以来，DTV用的系统LSI中，从天线经过前处理而接收的接收数据，采取传输流(TS)的形式。DTV系统是MPEG-2系统，在MPEG-2中作为数据系列，在上述TS的基础上，还有节目流(PS)，作为进行TS和PS的变换时的中间数据定位的打包基本流(PES)包。这些最终成为基本流(ES)被处理。TS、PS、PES、ES存在确定的标准，分别具有不同的形式。在DTV系统中，TS经过前期处理，由传输解码器(TD)接收，分成声音信号(音频数据)、影像信号(视频数据)、文字信号(文本数据)等数据、和密码、节目信息等段(section)数据，传送到外部存储器，临时保存。关于这样临时保存的数据，段数据由CPU的软件处理，AV数据由AV解码器(AVD)调出，从外部存储器向AVD输送，开始AV数据的解码处理。
一直以来，周知有将TD、AVD与CPU做成一个芯片的系统LSI。在该系统LSI中，TD与AVD各自分别在外部设置了临时保存数据的存储器(参照专利文献1的图1)。关于AVD中的详细处理，例如影像信号的水平垂直方向的扩大处理在其他文献中有记载(参照专利文献2)。
依据上述现有技术，当数据经过TD传送到AVD内的流接口时，如果出现了缺失数据的缺陷包，对缺陷包的下一个包，也无法读出包头，出现将正常包也舍弃的问题。
详细讲，在现有系统中，从TD将数据传送到AVD时，因为作为PES格式送出，表示数据有效、无效的包头的检测，在TD中按TS格式处理，在AVD中则按PES格式处理。PES格式，由于是在包头中记录、决定包的长度，包头的检测是按写入到包头的每个长度实行。因此，对于连续输入的PES，在本来应该检测出包头的地方而未检测出来时，从未检测出来的时刻开始，判定一个之前的PES包中数据量不足，会将从没有检测出来的时刻开始到下一个包头到来为止的PES数据废弃。或者，为避免这种情况，即使对TS用AVD处理，仍然需要冗余的存储器传输。这是因为一次要将保存在TD用的存储器中的数据从TD向AVD传送，放置到AVD用的存储器中。
另外，在原来的单芯片系统LSI中，虽然可以考虑将TD及AVD分别管理的外部存储器统合成一个，但这时数据传送的高效率化成为问题。特别是在垂直回扫期间(VBI)传送数据服务中的数据，即VBI数据的传送成为问题。
专利文献1特开2001-69106号公报；专利文献2特开平11-355683号公报。
发明内容
为解决上述课题，依据本发明，对于在接收的TS格式数据内包含的PES格式的数据列，通过从TS包头及TS数据检测出PES包头，而让TD识别，将表示在PES数据中存在检测到的PES包头的数据列所处位置的信息，与PES包头一起，从TD传送到AVD。并且在另一模式下，由TD，去除所述检测出的PES包头，将接收到的TS数据变换成ES格式，将变换成ES格式的数据传送到AVD。
另外，TD与AVD共有临时保存存储器的数据区域，向共有的数据区域写入的过程由TD进行，从共有的数据区域读出的过程由AVD进行。关于VBI数据，从TD通过存储器接口保存到临时保存存储器的数据中，将为把VBI数据重叠到影像输出的数据传输，全部在AVD侧进行控制。
依据本发明，可以防止有效数据被废弃。另外，能够减少在系统LSI与外部存储器之间的接口进行的无效传送，降低外部存储器的容量。
还有，通过将原来在TD侧存在的VBI数据传送电路全部植入AVD侧，统一多个存在的VBI数据传送路径，同时还可以简化其数据存取的控制方法。
本发明的第一种DTV数据处理装置，包括传输解码器、AV解码器、和存储器接口，在所述存储器接口上连接临时保存存储器，所述传输解码器与所述AV解码器共有所述临时保存存储器的数据区域，向所述共有数据区域写入的过程由所述传输解码器进行，从所述共有数据区域读出的过程由所述AV解码器进行。
本发明的第二种DTV数据处理装置，包括传输解码器与AV解码器，所述传输解码器具备将在传输流、即TS格式下输入的数据变换成基本、即ES格式的机构；将变换后的ES数据向所述AV解码器传送。
本发明的第三种DTV数据处理装置，包括传输解码器、AV解码器、和存储器接口，在所述存储器接口连接临时保存存储器，从所述传输解码器通过所述存储器接口保存到所述临时保存存储器中的数据中，对于用于将垂直回扫期间、即VBI数据重叠到扫描线输出的数据传送，全部在所述AV解码器一侧进行控制。
图1表示有关本发明第1实施方式的DTV数据处理装置的框图。
图2是表示图1中的TD&AVD块详细构成的框图。
图3是表示图1中的存储器使用形态的概念图。
图4是表示图1中TD&AVD块的其他详细构成的框图。
图5是表示图4构成中的数据处理顺序的流程图。
图6是表示图4构成中的ES模式的格式变换的时序图。
图7是表示图4构成中的PES模式的格式变换的时序图。
图8是表示图4构成的变形例的框图。
图9是表示有关本发明第2实施方式的DTV数据处理装置的框图。
图10是表示图9中的视频输出电路的详细构成框图。
图11是表示图9中的视频输出电路的另一详细构成框图。
图12是表示图9中的视频输出电路的又一详细构成框图。
图13是表示图9中的构成的变形例的框图。
图中100-系统LSI，101-TD&AVD，102-CPU，103-外围设备，105-存储器，201-存储器接口，202-传输解码器(TD)，203-AV解码器(AVD)，301-TS包头检测器，302-PES包头检测器，303-DMA控制器，304-地址缓冲器，305-AV解码器(AVD)，400-系统LSI，401-传输解码器(TD)，402-AV解码器(AVD)，403-存储器，404-DMA控制器，405-DMA控制器，406-视频输出电路，407-DSP/CPU，410-缓冲器，411-寄存器组，412-VBI脉冲发生电路，413-VBI重叠用选择器(SEL)，420-缓冲器，421-要求检测电路，430-缓冲器，431-VBI脉冲发生电路，440-编码器，441-解码器。
具体实施例方式
下面，参照
有关本发明的实施方式。
(第1实施方式)图1表示有关本发明第1实施方式的DTV数据处理装置的概略构成例。在图1的DTV用系统LSI100中，TS是从天线经由前处理而接收的数据输入，AOUT及VOUT分别是AV解码后的音频及视频输出。101是将TD和AVD进行系统性综合的块(TD&AVD块)，102是CPU，103是时钟、串联通信等的外围设备，105是对该系统LSI100外部设置的存储器。
图2表示是图1中的TD&AVD块101的详细构成例。图2中，201是存储器接口，202是TD，203是AVD，204是音频控制器，205是视频控制器，206是在现有TD的基础上综合了流接口的块，207是音频解码器，208是音频输出电路，209是视频解码器，210是滤波器和音频输出电路。
在本实施方式的DTV数据处理装置中，具有流接口&TD块206、具有AV各自的控制器204、205，不仅能从TS向ES变换后传递到AVD203，也能够用ES格式将数据向AVD203传递。并且，在本实施方式中，TD202通过存储器接口201，将数据临时保存到外部存储器105中之后，AVD203要求接收临时保存的数据时，不需要经由TD202，AVD203可以直接从外部存储器105接收数据。
图3表示图1中的存储器105的使用形式。在图3中，“TDp”是TD202的专用区域，“TDv”及“TDa”是用于从TD202向ACD203传递数据的共有区域，“AVD1”是AVD203的专用区域。如图3所示，在共有区域中，与TD202写入的数据有关的写入指针(视频用的WP(TDv)及音频用的WP(TDa))由TD202管理，而读出指针(视频用的RP(TDv)及音频用的RP(TDa))由AVD203管理，这些指针通过CPU102，从软件读出、进行管理。只是，接收数据是段(section)等AV数据以外时，写入指针WP(TDp)与读出指针RP(TDp)由TD202管理。另外，对于AVD203的专用区域，写入指针WP(AVD1)与读出指针RP(AVD1)由AVD203管理。
这样，能够综合TD202和AVD203使用的存储器区域，减少冗余的数据传送。因此，能够降低电力消耗，提升系统的传送效率。另外，TD202与AVD203被综合起来，能够削减冗余的电路，降低电路面积。
图4表示图1中的TD&AVD块101的另一详细构成例。图4中，301是检测TS包头的块(TS包头检测器)，302是从由TS包头检测器301得到的TS包头中检测PES的包头的块(PES包头检测器)。TS包头检测器301能够按设定顺序，从PES数据列中只抽出包头的数据。303是控制存储器105的存取的DMA控制器，304是保存在存储器105中保存的PES包头的地址信息的地址缓冲器，305是AVD。
根据图4的构成，在TD上TS的状态下，包括根据表示PES的包头数据的前端信息，使用从TS包头检测器302得到的TS包头及数据，检测出PES的包头前端的PES包头检测器302，根据用TS包头检测器301检测出的包头前端所显示的信息，去除相当于PES包头的数据，能够在输入数据传输到AVD305之前转换成ES格式。另外，送出PES包头时，通过将表示PES包头被保存在存储器105的哪一个地址上的信息保存在地址缓冲器304中，AVD305能够识别PES包头。利用这些机构，完全不考虑在AVD305中表示PES包头的长度信息，可以去除PES包头，因此可以避免无端废弃有效数据进行传送。所以，能够防止数据的无用浪费。
图5表示在图4的构成中的数据处理流程。根据图5的流程S1～S7，随着有关被输入的TS数据的处理进程，根据TS数据检测出PES包头处于何处，在以PES格式传递到AVD305的PES模式中，同时获取在存储器105的哪一个地址上保存的信息(地址信息)，将该地址信息向AVD305传送。在AVD305上，以此信息为基础，能够处理PES包头，因此，能够得出有效的数据。另外，以对AVD305，由ES送出数据的ES模式下所检测出的信息为基础，通过预先在TD废弃PES包头，在存储器105中只保存ES数据。
图6表示图4构成的ES模式中的格式变换。“H”是包头，“D”是数据。根据图6，TS毫无浪费地变换成PES。从PES到ES的变换也是同样。因而，在AVD305，没有必要进行包头的检测，处理可以圆滑进行。因此，有效数据不会被无端浪费。
图7表示图4构成的PES模式中的格式变换。“H”是包头，“I”是ID，“D”是数据。采用图5所示方法检测PES包头时，生成图7所示表示PES包头的前端的脉冲信号PHD，根据该生成的脉冲信号PHD删除PES包头。或者，将脉冲信号PHD和PES包头的前端数据同时送出到AVD305。在AVD305监测在PES包头内的信息的长度，而不是检测下一个PES包头，使用表示PES包头的前端的脉冲信号PHD，识别PES包头。这样，对于PES的长度，即使有数据量不足的PES数据，也能够正确检测出下一个PES包头，因此，在不废弃有效数据的情况下，能够保证数据，提高品质。
图8表示图4构成的变形例。根据图8，有关AV数据，是从TD到ES进行变换，传送到AVD305。在AVD305，全部管理数据，或者TD和AVD305共有存储器105的区域。有关段数据，在滤波后，不是向AVD305而是向CPU102传送。关于VBI数据(文字数据)，进行滤波处理和格式变换后，传送到AVD305。
(第2实施方式)图9表示有关本发明第2实施方式的DTV数据处理装置的概略构成例。在图9中，400是系统LSI、401是TD、402是AVD、403是外部设置的存储器、404是TD侧的DMA控制器、405是AVD侧的DMA控制器、406是视频输出电路。
当TS输入到图9的系统LSI400上时，TD401，将该输入流分离成影像、声音及其他播放数据后，通过AVD402先临时保存到存储器403。这时，从TD侧的DMA控制器404对AVD侧的DMA控制器405，发出对存储器403的写入要求信号，AVD侧的DMA控制器405，对存储器403的所有存取要求进行仲裁后，在相应时间，容许TD401向存储器403进行数据写入。按照上述流程临时保存到存储器403的数据，在由接受各种处理的电路块发出读出要求前一直保存。
以上方式保存的影像、声音及其他播放数据中，电视图文广播所代表的那种在影像显示中在垂直回扫期间输出的VBI数据，由于内置在AVD402的视频输出电路406，在相应时间与扫描线重叠。这时，视频输出电路406，对于同样内置在AVD402中的DMA控制器405发出从存储器403读出数据的要求信号，收到该信号的DMA控制器405，对存储器403的所有数据存取要求进行仲裁后，在相应时间允许视频输出电路406的读出，从存储器403读出VBI的数据。这样，AVD402，由内置视频输出电路406按照各种广播标准对包含VBI数据的影像信号进行处理，输出到VOUT。
图10表示图9中的视频输出电路406的详细构成例。图10中，407是DSP或CPU，410是VBI数据用的缓冲器，411是寄存器群，412是VBI脉冲发生电路，413是VBI重叠用选择器(SEL)。
在图10的视频输出电路406中，内置有VBI脉冲发生电路412，能够发出符合VBI数据输出方式的各种标准的脉冲。该VBI脉冲发生电路412由对应于从VBI1到VBIn的各种标准的个数的n个发生电路组成。其中，在垂直回扫期间，对于重叠数据总量比较少的标准(例如，闭合字幕)对应的VBI脉冲发生电路412，通过软件处理重叠数据，先写入到内部寄存器411，当VBI脉冲发生电路412检测到重叠数据的时刻，读出写入到寄存器411中的数据，进行串行变换，作为VBI数据输出。另外这时，写入了VBI数据的寄存器群411中，由控制视频输出电路406的CPU(或者DSP)407，写入从存储器403通过DMA控制器405读出的数据。
另一方面，在垂直回扫期间，对于重叠数据总量比较多的标准(例如，电视图文)对应的VBI脉冲发生电路412，在垂直回扫期间，VBI脉冲发生电路412预先对DMA控制起405发出对存储器403进行VBI数据读出的要求信号，随此，DMA控制器405对存储器403的所有存取要求进行仲裁之后，在相应时间，将从存储器403读出的VBI数据传送到缓冲器410，按照产生脉冲的时间，从缓冲器410读出VBI数据，进行串行变换后，输出数据。
这样，从VBI脉冲发生电路412输出的脉冲，通过VBI重叠用选择器413，在生成了VBI脉冲的影像信号的走查线编号(线上)中，唯一选择理应最优先的VBI标准的脉冲之后，根据所选择的脉冲的时刻，对实际的影像信号，在垂直回扫期间作为VBI数据重叠，向VOUT输出。
以上，通过重复这一连串的动作，所有的VBI数据，保存到存储器403后，不通过TD401，只通过AVD402内部的DMA控制器405进行控制，使系统合理化，在系统LSI400与存储器403之间不需要进行有关数据存取的无效仲裁，可以预先防范系统破绽。特别是，关于VBI数据的传送，在影像信号的垂直回扫期间，即不必要传送影像数据的时间带，需要其输出，在视频输出电路406内，与影像信号数据连动，可以统一向DMA控制器405发出数据传送的要求。另外，通过调停电路的简化，可以期待削减面积的效果。
图11表示图9中的视频输出电路406的另一详细构成例。在图11中，420是VBI数据用的缓冲器，421是要求检测电路。图11中，从生成符合各种VBI标准的所有VBI脉冲发生电路412，可以发出对内置在AVD402里的DMA控制器405直接读出数据的要求信号，将保存在存储器403中的各种VBI数据，按照VBI数据读出的要求通过MDA控制器405，预先传送到VBI数据保存用的缓冲器420。VBI脉冲发生电路412，随着脉冲发生，由缓冲器420读出VBI数据，进行串行变换。
依据图11构成，与VBI标准无关，所有的VBI脉冲发生电路412，在其数据传送中不通过CPU或DSP的软件控制，所以软件开发可以简化，而且通过共有保存VBI数据的缓冲器420，从而能够排除多余的寄存器，可以期待系统LSI400的面积削减效果。
图12表示图9中的视频输出电路406的另一详细构成例。在图12中，430是VBI数据用的缓冲器、431是可编程VBI脉冲发生电路。在图12中，通过寄存器的设定，从可以生成符合各种VBI标准的脉冲的VBI脉冲发生器431，对内置在AVD402的DMA控制器405可以发出直接读出数据的要求信号，根据该VBI读出的要求，可以将保存在存储器403的各种VBI数据预先从DMA控制器405传送到VBI数据保存用缓冲器430中。VBI脉冲发生电路431，伴随着脉冲的产生，从缓冲器430读出VBI数据，进行串行变换。
根据图12的构成，通过采用可编程VBI脉冲产生电路431，提高了系统的灵活性。
图13表示图9的变形例。在图13中，440是编码器，441是解码器。根据图13的构成，在临时保存到存储器403的数据中，特别是以电视图文广播为代表的、在影像显示中在垂直回扫期间输出的VBI数据，由内置在TD401的编码器440，进行数据压缩。这样压缩后的VBI数据，通过内置在AVD402的视频输出电路406在相应时间读出，重叠在走查线上。这时，视频输出电路406，对同样内置在AVD402的DMA控制器405，发出从存储器403读出数据的要求信号，接收到该信号的DMA控制器405，在对存储器403的所有的数据存取要求进行仲裁之后，在相应时间对视频输出电路406容许读出，由存储器403读出VBI数据。这时，通过DMA控制器405读出的VBI数据成为压缩状态，所以通过内置在AVD402的解码器441恢复到原来的数据。复原后的VBI数据，从视频输出电路406按照各广播标准处理，向VOUT输出。
通过重复以上这些一连串的动作，所有的VBI数据，通过编码器440数据压缩后，临时保存到存储器403，再次从AVD402读出时，通过DMA控制器405后，通过解码器441恢复成原来的数据，所以能够削减系统LSI400与存储器403之间的数据传送量。
如以上说明，本发明在DTV接收图象装置中进行数据处理时有用。
权利要求
1.一种DTV数据处理装置，包括传输解码器、AV解码器、和存储器接口，在所述存储器接口上连接临时保存存储器，其特征在于，所述传输解码器与所述AV解码器共有所述临时保存存储器的数据区域，向所述共有数据区域写入的过程由所述传输解码器进行，从所述共有数据区域读出的过程由所述AV解码器进行。
2.根据权利要求1所述的DTV数据处理装置，其特征在于，进一步具有系统控制用的CPU；在从所述传输解码器对所述存储器接口进行数据写入动作时，指示写入了数据列的存储器区域的写入指针，通过所述CPU让所述AV解码器识别。
3.根据权利要求2所述的DTV数据处理装置，其特征在于，从所述AV解码器对所述存储器接口进行数据读出动作时，指示保存已经读出的数据列的存储器领域的读出指针，通过所述CPU让所述传输解码器识别。
4.一种DTV数据处理装置，包括传输解码器与AV解码器，其特征在于，所述传输解码器具备将在传输流、即TS格式下输入的数据变换成基本、即ES格式的机构；将变换后的ES数据向所述AV解码器传送。
5.根据权利要求4所述的DTV数据处理装置，其特征在于，所述传输解码器具备从在接收的TS数据中包含的TS包头中检测出打包基本流、即PES包头的PES包头检测机构；和以检测出的所述PES包头为基础，不依赖于在所述PES包头中包含的PES数据的长度信息，而去除所述PES包头的机构；将在TS格式下输入到所述传输解码器的数据变换成ES格式后，传送到所述AV解码器。
6.根据权利要求5所述的DTV数据处理装置，其特征在于，所述传输解码器进一步具备将在TS格式下接收的输入数据变换成PES数据后输出的机构；和将从所述PES包头检测机构得到的信息与所述PES数据一起传送到所述AV解码器的机构；所述AV解码器，通过接收表示所述PES包头的信息，不依赖于具有PES包头的PES数据的信息，而检测出PES包头。
7.一种DTV数据处理装置，包括传输解码器、AV解码器、和存储器接口，在所述存储器接口连接临时保存存储器，其特征在于，从所述传输解码器通过所述存储器接口保存到所述临时保存存储器中的数据中，对于用于将垂直回扫期间、即VBI数据重叠到扫描线输出的数据传送，全部在所述AV解码器一侧进行控制。
8.根据权利要求7所述的DTV数据处理装置，其特征在于，分别具有按照在垂直回扫期间重叠的数据广播标准而生成脉冲的电路；根据在垂直回扫期间内重叠的VBI数据总量，切换数据的传送路径。
9.根据权利要求7所述的DTV数据处理装置，其特征在于，分别具有按照在垂直回扫期间重叠的数据广播标准而生成脉冲的电路；与在垂直回扫期间内重叠的VBI数据的总量无关，数据的传送路径是唯一的；具备保存重叠在所述数据传送路径的VBI数据的缓冲器。
10.根据权利要求7所述的DTV数据处理装置，其特征在于，唯一具有与在垂直回扫期间重叠的数据广播标准无关而生成脉冲的电路；与在垂直回扫期间内重叠的VBI数据的总量无关，数据的传送路径是唯一的；具备保存重叠在所述数据传送路径的VBI数据的缓冲器。
11.根据权利要求7所述的DTV数据处理装置，其特征在于，在将VBI数据写入到所述临时保存存储器中的过程中按照给定形式压缩数据，并且，在从所述临时保存存储器读出该数据的过程中，按照所述给定形式将所述压缩数据复原。
全文摘要
一种DTV数据处理装置，包括传输解码器、AV解码器、和存储器接口，在所述存储器接口上连接临时保存存储器，所述传输解码器与所述AV解码器共有所述临时保存存储器的数据区域，向所述共有数据区域写入的过程由所述传输解码器进行，从所述共有数据区域读出的过程由所述AV解码器进行。这样，在DTV数据的处理过程中，可以避免因缺失数据而出现缺陷包时，对下一个包也不能读出包头，而也将正常包舍弃的情况。
文档编号H04N7/173GK101026730SQ20071009164
公开日2007年8月29日 申请日期2004年10月10日 优先权日2003年10月10日
发明者西川知希, 江崎功太郎 申请人:松下电器产业株式会社