专利名称：物理量分布检测设备和成像设备的制作方法
技术领域：
本发明涉及物理量分布检测设备和成像设备，尤其涉及包括列并行模拟-数字(AD)转换单元的物理量分布检测设备以及包括固态成像装置用作成像装置的成像设备，其中该固态成像装置为物理量分布检测设备。
背景技术：
作为用于感测物理量分布的物理量分布检测设备，例如固态成像装置是可用的，其中多个单位像素(单位传感器)以矩阵形式二维排列，每个单位像素包含用于感测入射光的光强的光电变换器。可以根据类似于用于互补金属氧化物半导体(CMOS)集成电路(IC)的工艺而制造的CMOS图像传感器，是众所周知的固态成像装置。
利用在CMOS工艺中使用的小型化技术，这样的CMOS图像传感器容易地实现了其中为每个像素提供放大功能的有源配置。此外，在这样的CMOS图像传感器中，用于驱动其中多个像素以矩阵形式二维排列的像素阵列的驱动电路和信号处理电路，可以集成在其上形成了像素阵列的芯片上。此外，与已经是主流的电荷耦合器件(CCD)图像传感器相比，CMOS图像传感器可以较高速度被驱动。因此，近些年来，已经进行了有关CMOS图像传感器的大量研发。
作为CMOS图像传感器的信号输出系统，主要使用了列并行输出系统，其中以行为单位选择像素阵列中排列的像素，并且以列方向(也就是说，沿像素列的方向)同时读取在选定行中的像素的信号。已经提出了这样的并行输出CMOS图像传感器的信号输出电路的各种配置。例如，日本未经审查的专利申请公开No.2005-328326中描述的CMOS图像传感器具有最先进配置之一。该CMOS图像传感器包含列并行AD转换单元，其具有这样的配置，其中为各个列排列AD转换器，并且将从各像素输出的模拟信号提取为数字信号。
一般描述一下确定CMOS图像传感器的图像质量的信噪(S/N)比。″S″表示当漂移(floating)扩散单元将存储在像素中的电子转换为电压时获得的值。“N”表示取决于入射光强度的光学散粒噪声(optical shot noise)，取决于在像素中提供的放大晶体管或者其它模拟电路中提供的晶体管的大小或者工艺的闪变(flicker)噪声(1/f噪声)，取决于晶体管电阻和布线电阻的白噪声(热噪声)，或者由电源或者地的电势变化而引起的电路噪声。
迄今为止，还没有开发出用于清除光学散粒噪声的方法。因为光学散粒噪声存在于任何图像传感器中，所以通常在考虑用于增加S/N比的方法时，在总噪声中不考虑光学散粒噪声分量。也就是说，通常减少1/f噪声、白噪声、以及由电源或者地的变化所引起的电路噪声对于增加S/N比是重要的。
为了减少1/f噪声，通常增加在像素中提供的晶体管或者在模拟信号通过的电路中提供的晶体管的大小，或者减少采样频率的宽度。为了减少白噪声，通常减少信号的通带宽度。这是因为白噪声依据噪声密度和信号的通带宽度的乘积确定。为了减少由电源或者地的变化所引起的电路噪声，通常设置电路内晶体管的常数(constant)以便增加比较器的电源电压纹波抑制比(rejection ratio)(PSRR)。
发明内容
现在将考虑由电源或者地的电势变化所引起的电路噪声。在包括列并行AD转换单元的CMOS图像传感器中，形成为各个列提供的AD转换器的比较器为差动放大器类型，并且如图7所示，每个都包括，例如差动输入单元100、反相缓冲器单元110、和反相器120。
差动输入单元100包括差动对晶体管101和102、有源负载晶体管103和104、恒流源晶体管105、电容器元件106和107、和开关晶体管108和109。反相缓冲器单元110包括串联连接在第一电源电压Vdd的电源线L101和第二电源电压Vss的电源线L102之间的恒流源晶体管112，和反相晶体管111。反相器120包括串联连接在电源线L101和L102之间的逆导电类型晶体管121和122。逆导电类型晶体管121和122的栅极彼此相连。
在这样的差动放大器类型比较器中，将锯齿波参考信号输入到差动输入单元100的差动对晶体管101的栅极，将从像素输出的模拟信号(像素信号)输入到差动对晶体管102的栅极。在差动输入单元100中，当像素信号与参考信号相比较时，电流从第一电源电压Vdd的电源线L101流向反相晶体管111。因此，在一些列中出现电源线L101的压降。
如果位于列中的比较器的输出被反相，而位于紧相邻列中的比较器的输出未被反相，则未反相的比较器的比较阈值(比较确定点)改变了与电源线L101中的压降的影响相对应的量。未反相的比较器的比较阈值的改变在屏幕上显现为由电源电压Vdd的电势变化所引起的电路噪声。特别地，在包括列并行AD转换单元的CMOS图像传感器中，为各个列提供比较器。因此，当多个比较器集体反相时，在电源线L101中出现大的压降，导致噪声的生成，这是有问题的。
已经通过以包括列并行AD转换单元的CMOS图像传感器为例描述了相关技术中的问题。然而，这样的问题不是必然在CMOS图像传感器中出现。这样的问题通常出现在包括列并行AD转换单元用于感测物理量分布的物理量分布检测设备中。
所希望的是提供一种能够减少由电源或者地的电势变化所引起的电路噪声的物理量分布检测设备，以及包括固态成像装置(其作为物理量分布检测设备)用作成像装置的成像设备。
根据本发明实施例的一种物理量分布检测设备包括传感器阵列，其中用于感测物理量的多个单位传感器以矩阵形式二维排列；以及模拟数字转换装置，其包括用于将从单位传感器读取的模拟信号与参考信号相比较的多个比较器，该模拟数字转换装置通过测量多个比较器的每个比较输出的时间段或者测量与该时间段相对应的信号，转换数字信号。多个比较器中的每个包括至少一个连接在信号线和恒压线之间的电容器元件。
在具有上述配置的物理量分布检测设备中，当恒压线的电势(也就是说，电源或者地的电势)改变时，连接在信号线和恒压线之间的电容器元件依据恒压线中的电势变化来改变信号线的电势。因此，当模拟信号与参考信号相比较时，即使在作为恒压线的电源线中出现了压降，由于电容器元件的操作，信号线的电势也减少与电源线中的压降相对应的量。因此，比较器的比较阈值(比较确定点)不改变。
如上所述，即使在电源线中出现了压降，比较器的比较阈值也不改变。因此，可以减少由电源或者地的电势变化所引起的电路噪声。
图1为示出根据本发明的实施例、包含列并行AD转换单元的CMOS图像传感器的配置的框图；图2是示出在本发明的第一实施例中使用的比较器的电路配置示例的电路图；图3是示出其中放大了图2中的主要部分的电路配置的电路图；图4是用于说明包含列并行AD转换单元的CMOS图像传感器的操作的时序图；图5是示出在本发明的第二实施例中使用的比较器的电路配置示例的电路图；图6为示出根据本发明实施例的成像设备的配置示例的框图；以及图7为示出在包含列并行AD转换单元的CMOS图像传感器中、现有技术的比较器的配置的电路图。
具体实施例方式
将参照附图对本发明的实施例进行详细描述。
图1是示出根据本发明实施例的物理量分布检测设备的配置的框图。物理量分布检测设备例如为包括列并行AD转换单元的CMOS图像传感器10。参见图1，根据本发明实施例的CMOS图像传感器10包含像素阵列12，其中每个都包括光电变换器的多个单位像素11以矩阵形式二维排列。CMOS图像传感器10还包括行扫描电路13、列处理单元14、参考信号发生器15、列扫描电路16、水平输出线17、和定时控制电路18。
利用这个系统配置，定时控制电路18根据主时钟MCK生成时钟信号、控制信号等，并且将时钟信号、控制信号等传输到行扫描电路13、列处理单元14、参考信号发生器15、和列扫描电路16。行扫描电路13、列处理单元14、参考信号发生器15、和列扫描电路16中的每一个都基于时钟信号、控制信号等进行操作。
驱动和控制像素阵列12中的单位像素11的驱动系统和信号处理系统，即行扫描电路13、列处理单元14、参考信号发生器15、列扫描电路16、水平输出线17、和定时控制电路18集成在其上形成了像素阵列12的芯片(半导体基板)19上。
在像素阵列12中，单位像素11以m列和n行二维排列。此外，相对于m列和n行的像素排列，为对应行提供行控制线21(21-1到21-n)，并且为对应列提供列信号线22(22-1到22-m)。行控制线21-1到21-n的第一端连接到为对应行提供的、行扫描电路13的输出端。行扫描电路13包括移位寄存器、地址译码器等。行扫描电路13通过行控制线21-1到21-n控制像素阵列12中的行地址以及行扫描。
列处理单元14包括模数转换器(ADC)23-1到23-m。例如，为像素阵列12中的对应像素列提供ADC 23-1到23-m。也就是说，ADC 23-1到23-m具有与列信号线22-1到22-m的一一对应关系。列处理单元14将从像素阵列12的单位像素11的各个列接收的模拟信号(像素信号)转换为数字信号，并且输出该数字信号。
参考信号发生器15包括例如数模转换器(DAC)151。DAC 151生成其电压随着时间流逝逐步(stepwise)改变的参考信号Vref，其是所谓的锯齿波(ramp)参考信号。锯齿波参考信号Vref不一定要使用DAC 151生成。
在从定时控制电路18提供的控制信号CS1的控制下，DAC 151基于从定时控制电路18提供的时钟CK生成锯齿波参考信号Vref，并且将所生成的锯齿波参考信号Vref提供给列处理单元14中的每个ADC 23-1到23-m。
所有ADC 23-1到23-m具有相同的配置。在下列描述中，将作为示例描述ADC 23-m。ADC 23-m包括比较器31、诸如递增/递减计数器(U/DCNT)32之类的计数器、传输开关33、和存储器34。
比较器31比较与从像素阵列12的第n列中的每个单位像素11输出的像素信号相对应的列信号线22-m的信号电压Vx，和从参考信号发生器15提供的锯齿波参考信号Vref。例如，当所述参考信号Vref大于信号电压Vx时，输出Vco处于“H”电平。相反，当所述参考信号Vref小于或者等于信号电压Vx时，输出Vco处于“L”电平。
递增/递减计数器32为异步计数器。在从定时控制电路18提供的控制信号CS2的控制下，时钟CK从定时控制电路18同时提供给每个递增/递减计数器32及DAC 151。该递增/递减计数器32与时钟CK同步地执行递增计数或者递减计数，以便可以测量比较器31的比较操作从头到尾的比较时段。
在从定时控制电路18提供的控制信号CS3的控制下，当递增/递减计数器32完成对某一行中的单位像素11的计数操作时，导通(即，连接)传输开关33，并且将由递增/递减计数器32获取的计数结果传输到存储器34。
如上所述，通过比较器31和对应ADC 23(23-1到23-m)的递增/递减计数器32的操作，将经由对应列信号线22-1到22-m、从像素阵列12的对应单位像素11提供的用于各个列的模拟信号转换为N位数字信号，并且将N位数字信号存储在对应的存储器34(34-1到34-m)中。
列扫描电路16包括移位寄存器、地址译码器等。列扫描电路16控制列处理单元14中的ADC 23-1到23-m的列地址和列扫描。在列扫描电路16的控制下，按次序将已经由ADC 23-1到23-m AD转换的N位数字信号读出到具有2N位宽度的水平输出线17，并且通过该水平输出线17输出为所获取的数据。
虽然未说明，但是例如，除了上述构成部件之外，还可以提供用于在通过水平输出线17输出的获取数据上执行各种信号处理的电路。
在根据本发明实施例的、包括列并行AD转换单元的CMOS图像传感器10中，可以通过传输开关33将递增/递减计数器32的计数结果有选择地传输到存储器34。因此，CMOS图像传感器10能够分开控制递增/递减计数器32的计数操作，和将递增/递减计数器32的计数结果逐一读出到水平输出线17的读出操作。
第一实施例图2是示出在本发明的第一实施例中使用的比较器的电路配置示例的电路图。将与单位像素11(11x和11x+1)的电路配置一起，描述在第x列和第x+1列中的比较器31(31x和31x+1)的特定电路配置。图3示出了其中放大了图2的主要部分的电路图示例。
每个单位像素11包括光电变换器(例如，光电二极管)111。每个单位像素11还包括，例如，将由光电变换器111处的光电转换所获得的电荷传输到漂移扩散(FD)单元115的传输晶体管112、控制FD单元115的电势Vfd的重置晶体管113、以及将与FD单元115的电势Vfd相对应的信号输出到对应的列信号线22(22x或者22x+1)的放大晶体管114。也就是说，每个单位像素11具有三晶体管配置。
然而，每个单位像素11不必具有三晶体管配置。每个单位像素11可以具有四晶体管配置，其中除了这三个晶体管之外，还包括用于选择像素的选择晶体管。
列信号线22(22x和22x+1)的第一端连接到恒流源35。恒流源35包括具有二极管连接配置的晶体管351，其中该晶体管的栅极和漏极彼此相连。恒流源35还包括晶体管352和353。晶体管352连接在列信号线22x的第一端和地之间，而晶体管353连接在列信号线22x+1的第一端和地之间。晶体管352和353的栅极共同连接到晶体管351的栅极，而且晶体管351和晶体管352和353形成电流镜电路。
每个比较器31包括差动输入单元41、反相缓冲器单元42、和数字单元43。
差动输入单元41包括差动对晶体管411和412、有源负载晶体管413和414、恒流源晶体管415、电容器元件416和417、以及开关晶体管418和419。
差动对晶体管411和412的源极彼此相连以执行差动操作。将参考信号Vref经由电容器元件416输入到晶体管411的栅极。像素信号经由电容器元件417输入到晶体管412的栅极。
有源负载晶体管413连接在差动对晶体管411的漏极和第一电源电压Vdd的电源线L11之间，而有源负载晶体管414连接在差动对晶体管412的漏极和第一电源电压Vdd的电源线L11之间。有源负载晶体管413和414的栅极彼此相连。有源负载晶体管413具有其中该晶体管的栅极和漏极彼此相连的二极管连接配置。有源负载晶体管413和有源负载晶体管414形成电流镜电路。
恒流源晶体管415连接在差动对晶体管411和412的源极连接节点和第二电源电压Vss(例如，地)的电源线L12之间。将恒定栅极电势VG提供给恒流源晶体管415的栅极。
开关晶体管418连接在差动对晶体管411的栅极和漏极之间。将设置信号PSET有选择地提供给开关晶体管418的栅极。类似地，开关晶体管419连接在差动对晶体管412的栅极和漏极之间。将设置信号PSET有选择地提供给开关晶体管419的栅极。
反相缓冲器单元42包括反相晶体管421和恒流源晶体管422。反相晶体管421的源极连接到电源线L11。反相晶体管421的栅极连接到差动对晶体管412的漏极，其是差动输入单元41的输出端。因此，反相晶体管421反转差动输入单元41的输出的极性。恒流源晶体管422连接在反相晶体管421的漏极和电源线L12之间。将恒定栅极电势VG提供给恒流源晶体管422的栅极。
数字单元43包括形成CMOS反相器的反相导电类型晶体管431和432。反相导电类型晶体管431和432串联连接在电源线L11和电源线L12之间。反相导电类型晶体管431和432的栅极共同连接到作为反相缓冲器单元42的输出端的反相晶体管421的漏极。
第一实施例的特征是每个具有上述配置的比较器31包括电容器元件44。电容器元件44连接在信号线S11和作为恒压线的电源线L11之间，其中该信号线S11提供在差动输入单元41的输出端和反相缓冲器单元42的输入端之间。稍后将描述电容器元件44的操作。
现在将参照图4的时序图描述包括根据具有上述配置的第一实施例的比较器31作为列并行AD转换单元的CMOS图像传感器10的操作。
在下列描述中，将省略对每个单位像素11的具体操作的说明。众所周知，每个单位像素11使用重置晶体管113以执行重置操作，并且使用传输晶体管112执行传输操作。在重置操作中，当电势重置为预定电势时，将FD单元115的电势作为重置分量从单位像素11输出到列信号线22-1到22-m中的对应列信号线。在传输操作中，当从光电变换器111传输通过光电转换获得的电荷时，将FD单元115的电势作为信号分量输出到列信号线22-1到22-m的对应一条列信号线。
在由行扫描电路13执行的行扫描选择了第i行、并且从所选择的第i行中的单位像素11读取到列信号线22-1到22-m的第一读取操作稳定之后，设置信号PSET变为有效(也就是说，“L”电平)。因此，设置差动对晶体管411和412的操作点。然后，设置信号PSET变为无效(也就是说，“H”电平)，并且将阶梯波参考信号Vref从DAC 151输出到ADC 23-1到23-m中的每个比较器31。因此，在每个差动输入单元41中，根据对应单位像素11的放大晶体管114的栅极电压确定的差动对晶体管412的输入电势，与根据阶梯波参考信号Vref确定的差动对晶体管411的输入电势进行比较。
关于操作顺序，在将阶梯波参考信号Vref输入到每个比较器31的同时，将时钟CK从定时控制电路18提供到每个递增/递减计数器32。因此，每个递增/递减计数器32开始递减计数操作，并且测量用于由第一读取操作中的对应比较器31执行的比较的比较时段。当参考信号Vref等于每条列信号线22-1到22-m的信号电压Vx时，对应比较器31的输出Vco从“H”电平改变为“L”电平。响应于比较器31的输出Vco的极性反转，递增/递减计数器32停止递减计数操作，并且保持与用于比较器31的第一比较时段相对应的计数值。
在第一读操作中，如上所述，读取每个单位像素11的重置分量ΔV。重置分量ΔV包含作为偏移的固定模式噪声，其取决于单位像素11而不同。因为重置分量ΔV的变化通常是小的，而且在全部像素中获得相同的重置电平，所以列信号线22-1到22-m的信号电压Vx大多是可预测的。因此，当在第一读操作中读取重置分量ΔV时，可以通过调整参考信号Vref来减少比较时段。在第一实施例中，在七位(也就是说，128个时钟)的计数时段内执行重置分量ΔV的比较。
在第二读操作中，除了重置分量ΔV之外，如在用于重置分量ΔV的第一读操作中那样，读取与到各个单位像素11的入射光强度相对应的信号分量Vsig。也就是说，在从选定第i行中的单位像素11到列信号线22-1到22-m的第二读操作稳定之后，将参考信号Vref从DAC 151提供给ADC 23-1到23-m中的比较器31。因此，比较器31将列信号线22-1到22-m的信号电压Vx与参考信号Vref进行比较，同时与第一读操作相反，递增/递减计数器32通过执行递增计数操作，测量用于在第二读操作中由比较器31执行的比较的比较时段。
如上所述，每个递增/递减计数器32执行递减计数操作作为第一计数操作，并且执行递增计数操作作为第二计数操作。因此，每个递增/递减计数器32自动地从第二比较时段中减去第一比较时段。当参考信号Vref等于每条列信号线22-1到22-m的信号电压Vx时，每个比较器31的输出Vco的极性被反转。响应于极性反转，停止每个递增/递减计数器32的计数操作。结果，与通过从第二比较时段中减去第一比较时段而获得的值相对应的计数值，保持在每个递增/递减计数器32中。
通过从第二比较时段中减去第一比较时段而获得的值等于作为信号分量Vsig的值，其通过从通过将信号分量Vsig、重置分量ΔV、和ADC 23的偏移分量相加而获得的值中，减去通过将重置分量ΔV和ADC 23的偏移分量相加而获得的值而获得。此外，通过第一和第二读操作以及由对应的递增/递减计数器32执行的减法处理，除去了每个ADC 23(23-1到23-m)的偏移分量、以及取决于单位像素11而不同的重置分量ΔV。因此，仅仅可以提取与到每个单位像素11的入射光强度相对应的信号分量Vsig。为了除去取决于单位像素11而不同的重置分量ΔV，使用所谓的相关倍采样(CDS)处理。
在第二读操作中，因为读取了与入射光强度相对应的信号分量Vsig，所以必须大大地改变参考信号Vref以便在大范围内确定光强。因此，在根据第一实施例的CMOS图像传感器10中，在10位的计数时段(也就是说，1024个时钟)中执行信号分量Vsig的比较。在这种情况下，第一比较中的比较位数目不同于第二比较中的比较位数目。然而，通过将在第一比较中使用的参考信号Vref的锯齿波的倾角(inclination)，设置为与第二比较中使用的参考信号Vref的锯齿波的倾角，可以在第一比较和第二比较中实现相同的AD转换精度。因此，当从第二比较时段中减去第一比较时段时，可以获取精确值。
在完成一系列上述AD转换操作之后，在递增/递减计数器32中保持N位数字值(或者与该计数值相对应的时间段)。通过由列扫描电路16执行的列扫描，将已经由列处理单元14的ADC 23-1到23-m AD转换的N位数字值(或者与该计数值相对应的时间段)，即数字信号，通过N位宽度水平输出线17顺序地输出到外部。然后，重复地执行类似操作以生成二维图像。
在根据第一实施例、包括列并行AD转换单元的CMOS图像传感器10中，ADC 23-1到23-m具有各个存储装置34。因此，CMOS图像传感器10能够将第i行中的单位像素11的AD转换后的数字值，传输到对应的存储装置34，并且通过水平输出线17将该数字值输出到外部，同时，能够执行在第i+1行中的单位像素11的读操作和递增/递减计数操作。
减少电路噪声现在将描述由电源或者地的电势变化所引起的电路噪声。第一实施例中使用的每个比较器31具有这样的配置，其中当参考信号Vref与信号电压Vx进行比较时，电流从电源线L11流向反相晶体管421。因此，取决于所述列，在电源线L11的电势中出现压降。
如上所述，如果位于列中的比较器的输出被反相，而位于紧相邻列中的比较器的输出未被反相，则未反相比较器的比较阈值(比较确定点)改变与电源线L11中的压降的影响相对应的量。未反相比较器的阈值改变在屏幕上显现为由电源线L11的电势变化所引起的电路噪声。特别地，在包含列并行AD转换单元的CMOS图像传感器中，例如，为各个列提供比较器。因此，当多个比较器集体反相时，在电源线L11中出现大的压降，导致噪声的生成，这是有问题的。
在第一实施例中使用的每个比较器31中，通过连接在信号线S11和电源线L11之间的电容器元件44的操作，减少了由电源或者地的电势变化所引起的这种电路噪声。现在将描述电容器元件44的操作。
在每个比较器31中，当作为恒压线的电源线L11的电势发生改变时，连接在信号线S11和电源线L11之间的电容器元件44通过基于电源线L11的电势变化的电容耦合，改变信号线S11的电势。因此，当信号电压Vx与参考信号Vref进行比较时，即使由于从电源线L11流向反相晶体管421的电流而导致在电源线L11中出现了压降，由于电容器元件44的操作，信号线S11的电势也减少与电源线L11中的压降相对应的量。因此，因为比较器31的比较阈值(比较确定点)没有改变，所以可以减少由电源线L11中的电势变化所引起的电路噪声。
减少白噪声现在，将考虑取决于晶体管电阻和布线电阻的白噪声。因为白噪声根据信号的通带宽度和噪声密度的乘积而确定，所以减少信号的通带宽度对于减少白噪声是有效的。通常，根据信号线S11的寄生电容和寄生电阻确定每个比较器31中信号的通带宽度。
在第一实施例中使用的每个比较器31中，电容器元件44连接在信号线S11和电源线L11之间。因此，电容器元件44和信号线S11的布线电阻形成了低通滤波器，导致具有高频分量的白噪声的降低。也就是说，因为电容器元件44连接在信号线S11和电源线L11之间，所以可以减少信号的通带宽度。因此，除减少由电源线L11中的电势变化所引起的电路噪声之外，还可以实现白噪声的减少。
必须设置电容器元件44的电容，以便比较器31执行期望的响应。此外，期望电容器元件44具有满足上述条件的最大电容。就比较器31的响应而言，根据图4所示的时序图清楚可知，难以达到阶梯波(锯齿波)的下降斜率结束以返回到开始电势的点A。
也就是说，如果频带限制电容大，则阶梯波的斜率可能不能在预定时间段内(到下一个阶梯波开始之前)返回预定的电势。因此，为了使阶梯波(steppedwave)的斜率在预定时间段内返回到预定电势，有必要将连接在信号线S11和电源线L11之间的电容器元件44的电容减少到某个程度。
在第一实施例中，已经描述了这样的电路配置示例，其中当每个比较器31将信号电压Vx与参考信号Vref相比较时，电流从第一电源电压Vdd的电源线L11流向对应反相晶体管421。然而，显然可以采用这样的电路配置，其中电流从第二电源电压Vss的电源线L12(例如，地线)流向对应的反相晶体管421。在这种情况下，可以减少由地的电势变化所引起的电路噪声。
第二实施例图5是示出在本发明的第二实施例中使用的比较器的电路配置示例的电路图。在图5中，与图2中相同的部分用相同的参考标号引用。
除了数字单元43A的配置之外，在第二实施例中使用的每个比较器31A类似于第一实施例中使用的每个比较器31。比较器31A中的差动输入单元41和反相缓冲器单元42，与比较器31中的差动输入单元41和反相缓冲器单元42具有相同的配置。
数字单元43A包括级联在一起的CMOS反相器433和CMOS反相器436。CMOS反相器433包括串联连接在电源线L11和电源线L12之间的逆导电类型晶体管431和432。逆导电类型晶体管431和432的栅极彼此相连。类似地，CMOS反相器436包括串联连接在电源线L11和电源线L12之间的逆导电类型晶体管434和435。逆导电类型晶体管434和435的栅极彼此相连。数字单元43A还包括与两级CMOS反相器433和436级联的反相器437。
第二实施例的电容器特征在于，具有上述配置的比较器31A包括在数字单元43A中的电容器元件44A和44B以及电容器元件44C和44D。电容器元件44A连接在信号线S12和作为恒压线的电源线L11之间，其中信号线S12被提供在第一级CMOS反相器433的输出端和第二级CMOS反相器436的输入端之间。电容器元件44B连接在信号线S12和作为恒压线的电源线L12之间。电容器元件44C连接在信号线S13和电源线L11之间，其中信号线S13被提供在第二级CMOS反相器436的输出端和第三级反相器437的输出端之间。电容器元件44D连接在信号线S13和电源线L12之间。
如上所述，电容器元件44A连接在信号线S12和电源线L11之间，而电容器元件44B连接在信号线S12和电源线L12之间。此外，电容器元件44C连接在信号线S13和电源线L11之间，而电容器元件44D连接在信号线S13和电源线L12之间。因此，当电源线L11和L12的电势改变时，电容器元件44A、44B、44C、和44D根据电源线L11和L12中的电势变化、通过电容耦合改变信号线S12和S13的电势，导致由电源线L11和L12中的电势变化所引起的电路噪声的减少。此外，因为电容器元件44A、44B、44C、和44D和电源线L11和L12的布线电阻形成了低通滤波器，所以还可以减少白噪声。
在第二实施例中，数字单元43A包括互相级联的三级反相器433、436、和437。此外，电容器元件44A、44B、44C、和44D连接在信号线S12和S13和电源线L11和L12之间。然而，仅仅电容器元件44A和44B可以连接在信号线S12和电源线L11和L12之间。另外，仅仅电容器元件44C和44D可以连接在信号线S13和电源线L11和L12之间。
此外，数字单元43A不必具有包括三级反相器433、436、和437的电路配置。如果数字单元43A包括至少两个连接在信号线(其在反相器之间提供)和恒压线之间的反相器和电容器元件，则可以减少电路噪声和白噪声。
此外，在第二实施例中，电容器元件连接在信号线和恒压线之间，信号线被提供在数字单元43A的各反相器之间。然而，如在第一实施例中那样，电容器元件还可以连接在恒压线和在差动输入单元41和反相缓冲器单元42之间提供的信号线之间。在这种情况下，可以更可靠地减少电路噪声和白噪声。
如上所述，在每个比较器31中，电容器元件44连接在信号线S11和作为恒压线的电源线L11之间。作为选择，在每个比较器31A中，电容器元件44A和44B和/或电容器元件44C和44D连接在信号线S12和/或信号线S13和作为恒压线的电源线L11和L12之间。作为选择，电容器元件44连接在信号线S11和电源线L11之间，而电容器元件44A和44B和/或电容器元件44C和44D连接在信号线S12和/或信号线S13和电源线L11和L12之间。因此，可以减少由电源或者地中的电势变化所引起的电路噪声，而且还可以减少不可由CDS处理除去的噪声。因此，可以显著地增加图像传感器的S/N比。
在每个先前实施例中，已经描述了具有这样配置的AD转换单元的示例，其中每个都包括比较器31的ADC 23(23-1到23-m)按像素间距(pitch)而与列信号线14-1到14-m以一一对应关系排列，以便ADC 23的数目等于像素列的数目。然而，本发明不局限于这个配置。可以使用具有这样配置的AD转换单元，其中ADC 23为多条列信号线14提供，并且以分时(time-sharing)方式使用。
此外，在每个先前实施例中，已经描述了这样的CMOS图像传感器，其包括AD转换单元用来执行从单位像素11输出到列处理单元14中的列信号线14-1、14-2、…、和14-m的像素信号(模拟信号)的AD转换。然而，这仅仅是示例。本发明还可应用于这样的CMOS图像传感器，其包括这样的AD转换单元，该AD转换单元包括在对应的单位像素11中包含的AD转换器，这些AD转换器在对应的单位像素11中执行像素信号的AD转换，并且将AD转换后的信号输出到对应的列信号线14-1，14-2，…，和14-m。
此外，在每个先前的实施例中，已经作为示例描述了作为物理量分布检测设备的的固态成像装置(诸如CMOS图像传感器)，用于以像素为单位感测从被摄对象发出的图像光的光强分布，作为物理量分布。然而，本发明不局限于此。本发明还可应用于诸如MOS图像传感器之类、包括以X-Y寻址方式的列并行AD转换单元的一般固态成像装置。此外，本发明不局限于固态成像装置。本发明还可应用于以单位传感器为单位来感测诸如压力或者静电电容之类的其他类型物理量的一般物理量分布检测设备。
应用性根据每个先前实施例、包括列并行AD转换单元的CMOS图像传感器10，可以适当地用作图像设备(诸如摄像机、数字静态照相机、和用于诸如蜂窝电话之类的移动设备的相机模块)的成像装置(图像输入装置)。
图6为示出根据本发明实施例的成像设备的配置示例的框图。参见图6，成像设备包括包含透镜61的光学系统、图像获取装置62、相机信号处理电路63、系统控制器64等。
透镜61将从被摄对象发出的图像光形成在图像获取装置62的图像获取面上。图像获取装置62输出图像信号，其通过以像素为单位将由透镜61形成在图像获取面上的图像光转换为电信号而获得。根据每个先前实施例、包括列并行AD转换单元的CMOS图像传感器10用作图像获取装置62。
相机信号处理电路63对从图像获取装置62输出的图像信号执行各种类型的信号处理。系统控制器64控制图像获取装置62和相机信号处理电路63。特别地，如果图像获取装置62的列并行AD转换单元，能够有选择地执行与正常帧速率模式相对应的AD转换操作，和与快速帧速率模式相对应的AD转换操作，则可以根据外部指令切换操作模式，其中正常帧速率模式基于读取有关全部像素信息的逐行(progressive)扫描方法，而在快速帧速率模式中，通过将像素的曝光时间设置为正常帧速率模式下的1/M，帧速率被增加了M倍。
如上所述，根据每个先前实施例、包括包含多个比较器的列并行AD转换单元的CMOS图像传感器，用作诸如摄像机、数字相机、用于诸如蜂窝电话之类的移动设备的相机模块等之类的成像设备的图像获取装置62。因此，使用比较器可以减少不可由CDS处理除去的噪声。因此，可以增加图像传感器的S/N比，导致图像质量的显著改善。
本领域技术人员应当理解在权利要求及其等效的范围之内，取决于设计要求及其他因素，可以出现各种修改、组合、子组合以及改变。
相关申请的交叉引用本发明包含与2006年4月3日向日本专利局提交的日本专利申请JP2006-101387有关的主题，这个专利申请的全部内容通过引用在此并入。
权利要求
1.一种物理量分布检测设备，包括传感器阵列，其中用于感测物理量的多个单位传感器以矩阵形式二维排列；以及模拟数字转换装置，其包括多个比较器，用于将从所述单位传感器读取的模拟信号与参考信号相比较，该模拟数字转换装置通过测量所述多个比较器的每个比较输出的时间段，或者测量与所述时间段相对应的信号，转换数字信号，其中所述多个比较器中的每个包括至少一个连接在信号线和恒压线之间的电容器元件。
2.如权利要求1所述的物理量分布检测设备，其中所述多个比较器中的每个包括差动输入单元，其将对应的模拟信号与参考信号相比较，以及反相缓冲器单元，其反转所述差动输入单元的输出的极性；以及所述至少一个电容器元件之一连接在所述信号线和所述恒压线之间，所述信号线在所述差动输入单元的输出端和所述反相缓冲器单元的输入端之间提供。
3.如权利要求2所述的物理量分布检测设备，其中所述多个比较器中的每个还包括至少两个反相器，它们相对于所述反相缓冲器单元的输出端彼此级联；以及所述至少一个电容器元件中的另一个连接在信号线和所述恒压线之间，所述信号线在所述至少两个反相器之间提供。
4.一种成像设备，包括固态成像装置，其包括以矩阵形式二维排列的多个单位像素，所述多个单位像素每个都包括将入射光转换为电信号的光电变换器；以及光学系统，其将从被摄对象发出的光引导到所述固态成像装置的图像获取面，其中所述固态成像装置包括模拟数字转换装置，其包括多个比较器，用于将从所述单位像素读取的模拟信号与斜坡参考信号相比较，所述模拟数字转换装置通过测量所述多个比较器的每个比较输出的时间段，或者测量与所述时间段相对应的信号，转换数字信号，以及其中所述多个比较器中的每个包括至少一个连接在信号线和恒压线之间的电容器元件。
5.一种物理量分布检测设备，包括传感器阵列，其中用于感测物理量的多个单位传感器以矩阵形式二维排列；以及模拟数字转换单元，其包括多个比较器，用于将从所述单位传感器读取的模拟信号和参考信号进行比较，所述模拟数字转换单元通过测量所述多个比较器的每个比较输出的时间段，或者测量与所述时间段相对应的信号，转换数字信号，其中所述多个比较器中的每个包括至少一个连接在信号线和恒压线之间的电容器元件。
6.一种成像设备，包括固态成像装置，其包括以矩阵形式二维排列的多个单位像素，所述多个单位像素每个都包括将入射光转换为电信号的光电变换器；以及光学系统，其将从被摄对象发出的光引导到所述固态成像装置的图像获取面，其中所述固态成像装置包括模拟数字转换单元，其包括多个比较器，用于将从所述单位像素读取的模拟信号和斜坡参考信号进行比较，所述模拟数字转换单元通过测量所述多个比较器的每个比较输出的时间段，或者测量与所述时间段相对应的信号，转换数字信号，以及其中所述多个比较器中的每个包括至少一个连接在信号线和恒压线之间的电容器元件。
全文摘要
一种物理量分布检测设备，其包括传感器阵列，其中用于感测物理量的多个单位传感器以矩阵形式二维排列；以及模拟数字转换单元，其包括多个比较器，用于将从所述单位传感器读取的模拟信号和参考信号进行比较，所述模拟数字转换单元通过测量所述多个比较器的每个比较输出的时间段，或者测量与所述时间段相对应的信号，转换数字信号。多个比较器中的每个包括至少一个连接在信号线和恒压线之间的电容器元件。
文档编号H04N5/374GK101056363SQ20071009162
公开日2007年10月17日 申请日期2007年4月3日 优先权日2006年4月3日
发明者远山隆之, 安井幸弘, 福岛范之, 铃木敦史 申请人:索尼株式会社