专利名称：网络装置及其传输方法
技术领域：
本发明涉及一种芯片，特别涉及一种芯片间的通信。
背景技术：
随着网络应用的蓬勃发展，个人与企业对于网络的依赖也越来越重要。
尤其是以太网络(Ethernet)的使用更是成为网络世界重要一环。
在芯片的沟通过程中，彼此会连结以传输数据或传递信号，并会存取彼 此寄存器的数据，以了解彼此状态。图1所示为一交换装置。交换装置包含 有一媒体存取控制器(Media Access Control, MAC) 10，与多个实体层装置 (Physical Layer, PHY) 20，，而分别为不同的芯片。在IEEE 802. 3规范中 藉由一媒体独立接口 (例如有Media Independent Interface, MII、 Gigabit Media Independent Interface, GMII、 Reduce Media Independent Interface, RMII )来进行数据包的传输，以及藉由一控制lt据时钟(Management Data Clock, MDC)与一控制数据输入输出(Management Data I叩ut Output, MDIO) 接口作为传输接口，以读取彼此的寄存器数据。由于，媒体独立接口 Mil须 使用过多的引线(PIN),所以，另一现技术，使用 一串行解串行(Serializer /Deserializer, SERDES)接口取代媒体独立接口 Mil,以达到省引线的目的。 请参阅图1,媒体存取控制器IO， 与多个实体层装置20'须藉由MDC/MDI0 接口存取彼此的寄存器的数据，以了解^L此状态以及藉由SERDES接口以进行 数据包的传输。其中MDC传输线为一单向时钟传输线，并连接至每一实体层 装置20，，且由媒体存取控制器10'传送时钟至每一实体层装置20' ; MDIO 传输线为一双向数据传输线，并连接至每一实体层装置20',以依据控制数 据时钟而传输数据。
由于网络装置利用MDC/MDI0接口来读取寄存器数据，则必会多设置传输 线，因而多占用了电路板面积，并增加电路板上的线路设计，尤其像交换装 置的媒体存取控制器10，耦接有多个实体层装置20，，因此，在电路板上的 线路设计就会变得复杂许多。此外，由于MDC/MDI0接口的数据传输速度慢，亦有其改善空间。
发明内容
本发明的目的之一，在于提供一种网络装置及其传输方法，其藉由输出 多个数据包数据的同时于数据包间隙输出存取命令以存取寄存器，来达筒化 传输电路、提高散热效率与确保传输信号无误的目的。
本发明的目的之一，在于提供一种网络装置及其传输方法，其利用多个 数据包间隙来输出存取命令而存取寄存器，以达简化传输电路。
本发明的目的之一，在于提供一种网络装置及其传输方法，其藉由在存 取寄存器数据后，发送确认信号，供确认已存取寄存器数据，以达确实执行 存取寄存器的目的。
本发明的网络装置及其传输方法，其包含一第一网络装置与一第二网络
装置。第一网络装置包含一传送接收处理单元与一传送接收接口；第二网络 装置包含一传送接收接口、 一传送接收处理单元与一逻辑电路。第一网络装 置的传送接收处理单元依据至少一命令而产生一序列式命令数据，第 一网络 装置的传送接收接口在输出多个数据包数据至第二网络装置时，安插序列式 命令数据于所述数据包数据间的间隙并予以传送至第二网络装置。第二网络 装置的传送接收接口接收安插于所述数据包数据间的间隙的序列式命令数 据，并由第二网络装置的传送接收处理单元依据序列式命令数据而产生 一存 取命令；逻辑电路接收存取命令而存取第二网络电路的寄存器的数据。
图1为现有技术的交换装置的方块图2为本发明的一实施例的方块图3A至图3B为翁:据包传输示意图4为本发明的一实施例的数据包传输示意图5为本发明的一实施例的交换装置的方块图6A为本发明的一实施例的命令数据格式表；
图6B为本发明的一实施例的传送或接收的数据格式表；
图7为IEEE802. 3规范的信号定义表；以及
图8为本发明的另一实施例的方块图。附图符号说明
10， 、 10、 42、 54i某体存取控制器 20， 、 20、 44， 、 52实体层装置 16、 22传送/接收接口 19、 26逻辑电路 40、 50交换装置 36闲置lt据
360、 362、 364、 366第一数据、第二数据、第三数据、第四数据 14、 24传送/接收处理单元 18、 29编/译码单元
32、 34第一数据包数据、第二数据包数据
12、 28寄存器
38序列式命令数据
具体实施例方式
为对本发明的结构特征及所达成的功效有更进一步的了解与认识，谨佐 以较佳的实施例及配合详细的说明，说明如后。
本发明的网络装置及其传输方法可应用交换装置，在网络装置的运作过 程中，彼此使用一接口 (如串行/解串(SERDES)接口、 MII接口、 GMII、 RMII)作为传输接口以传输数据，并存取彼此的寄存器的数据。
请参阅图2，本发明的一实施例的交换装置的方块图。如图所示，本实 施例应用于交换装置，其包含媒体存取控制器10与实体层装置20。由于在 交换装置的应用中耦接多部计算机，因此媒体存取控制层IO耦接多个实体层 装置20,以控制网络数据的传输。其中，媒体存取控制层10与实体层装置 20之间利用串行/解串行(SERDES)接口或是媒体独立接口 (MII)作为传输接口 以传输数据以及传输命令数据以达筒化电路的目的。以下说明如何藉由该传 输接口在符合相关规范(例如IEEE 802 )的要求下进行数据包数据的传输 以及传输命令数据。
请参阅图3A与图3B。 一般在网络传输数据包时，第一数据包数据32与 第二数据包数据34之间具有数据包间隙(Inter-Packet-gap, IPG)以区隔数 据包(如图3A所示)，且此数据包间隙是一闲置(Idle)数据36,亦即闲置数据36并无意义。因此，本发明利用此特点以传输序列式命令数据来简化传输 电路在图3B中，媒体存取控制器IO将数据包间隙的闲置数据36改由序列式 命令数据38所取代，使得媒体存取控制器10通过串行/解串行(SERDES)接口 或是媒体独立接口 (MII)传送数据包数据(如第一数据包数据32与第二数 据包数据34等等)时，亦可传输序列式命令数据38于实体层装置20以存取 实体层装置20的寄存器数据，以了解实体层装置20的状态。请参阅图4, 为本发明的一实施例的方块图。其中，媒体存取控制器10与实体层装置20 可于同一芯片内或是分别位于不同的芯片，请参阅图5。如图5所示，由于 每一数据包数据间的数据包间隙大小并不尽相同，因此媒体存取控制器10分 割序列式命令数据38为第一数据360、第二数据362、第三数据364以及第 四数据366等等，以便将序列式命令数据38于媒体存取控制器10在传输数 据包数据的同时， 一并将序列式命令数据38传输于实体层装置20,以控制 实体层装置20存取实体层装置20的寄存器数据。
再者，媒体存取控制器10包含一传送/接收处理单元14、 一传送/接收 接口 16;实体层装置20包含一传送/接收接口 22、 一传送/接收处理单元24 以及一逻辑电路26。计算机主机端发出一命令至媒体存取控制器10，位于媒 体存取控制器10的一寄存器12用于寄存相对应于该命令的命令数据，传送/ 接收处理单元14依据寄存器12的命令数据，而产生序列式命令数据38 (当 然，序列式命令数据38可整合多个命令数据)。传送/接收接口 16利用所述 数据包数据之间的数据包间隙(IPG)来输出序列式命令数据38;实体层装置 20的传送/接收接口 22接收所述数据包数据与序列式命令数据38并输出序 列式命令数据38至传送/接收处理单元24。传送/接收处理单元24将所述数 据包数据传送一网络媒介(如UTP),以及依据序列式命令数据38而产生一 存取命令。逻辑电路26接收存取命令而存取实体层装置20的寄存器28的数 据。再者，逻辑电路26在读取实体层装置20的寄存器28后，再依相反路径 将实体层装置20的寄存器28的数据传送至媒体存取控制器10。
此外，媒体存取控制器10与实体层装置20分別包含一编/译码单元18、 29。编/译码单元18、 29依据相关规范(例如IEEE 802.3 )而进行编码与 译码又，传送/接收处理单元14加入一检查数据于序列式命令数据38，例如 同位检查(Parity check )或是循环冗余检查(Cyclical Redundancy Check, CRC),此为本领域所熟知，故省略其描述。再者，实体层装置20接收到序列式命令数据38后，便会在回传数据中 包含的一确认信号给媒体存取控制器10,以告知媒体存取控制器10可以进 行读取实体层装置20的寄存器数据。若媒体存取控制器10在传送序列式命 令数据38后的一段时间内没接收到确认信号时，便重新传送序列式命令数据 38给实体层装置20。此外，由于将数据包间隙的闲置插入序列式命令数据 38，故实体层装置20亦可传送序列式命令数据38于第一网络装置以存取第 一网络装置的寄存器数据。
请参阅图6A，为本发明的一实施例的命令数据格式表，亦请一并参阅图 8,其中，控制寄存器分别对应着相关命令，如存取要求、存取状态、存取 地址、写入、准备状态以及读取。当媒体存取控制器IO检测到存取要求的寄 存器为高电位(l)时，便会读取各寄存器数据而传送所述命令数据；存取状态 的寄存器设定读取或是写入的动作，以控制实体层20读取或是写入寄存器； 存取地址的寄存器分别记录欲传送实体层装置20的地址与实体层装置20中 的寄存器的地址；写入的寄存器以及读取的寄存器依据存取状态的寄存器的 设定而进行写入或是读取数据；准备状态的寄存器的设定可判断实体层装置 20是否有回传确认信号。当设定为高电位(l)表示可进行读取或写入已完成。 当媒体存取控制器10传送序列式命令数据 一段时间后，准备信号仍为低电位 (0)时，则媒体存取控制器10需重新传送序列式命令数据。
请参阅图6B为本发明的一实施例的传送或接收的数据格式表。如表所 示，媒体存取控制器IO在接收计算机主机端所传送的所述命令数据时，依据 图6B的数据格式表进行编码而产生序列式命令数据，其分为传送类型、存取 状态、存取地址、写入、读取以及检查等信号。当媒体存取控制器IO检测到 存取要求的寄存器的状态为高电位(1)时，便会读取各寄存器数据并设定传送 类型的寄存器的状态为高电位(l),并配合存取状态的寄存器的状态来控制实 体层装置20的逻辑电路以进行读取或是写入实体层装置20的寄存器数据； 存取地址的寄存器用于记录欲传送实体层装置20的地址与实体层装置20的 寄存器的地址；写入/读取的寄存器依据传送类型的电位状态(高电位(l)则 表示写入数据；低电位(O)则表示读取数据)而使实体层装置20对于实体层 装置20的寄存器予以进行读取或写入；检查信号的寄存器用于检查数据，以 避免实体层装置20接收数据错误。上述的图6A与图6B的格式仅为本发明的 一实施例，并不以此局限本发明的命令数据格式。此外，请参阅图7，其为IEEE 802. 3规范中以K28. 5/D5. 6或K28. 5/D16. 2 为闲置(Idle)信号，此闲置信号为无意义的数据。因此可利用K28. 5和 D5.6/D16. 2来传送序列式命令数据； 一实施例，序列式命令数据总共有35 位(bits),目前是分成六次传送，第一次是传送带内信号(inband signal, IBS)中的5位(bit)数据量及一 3， bill,以区分D5, 6/D16. 2,接下来的 五次，将所剩余的带内信号分成五次(即一次为6位的数据量)来传送，而 且每一次皆附加上一2， b00，故全部传送完毕共需12次，传送方式如下
1. K28. 5
2. D{3， bill, IBS[34: 30]}
3. K28.5
4. D(2' b00， IBS[29:24])
5. K28. 5
6. D{2， b00， IBS [23: 18]}
7. K28. 5
8. D{2， b00, IBS[17:12〗)
9. K28. 5
10. D{2， bOO, IBS[11:6])
11. K28. 5
12. D{2， b00， IBS[5: 0]}
一实施例，实体层装置20接收到K28. 5，接下来的数据前3bit为3' bill, 则代表收到序列式命令数据，而在接收数据满六次后，则完整的序列式数据 将会传送至后端电路(即是逻辑电路)以存取寄存器的数据。实体层装置20 不论是进行读取或写入寄存器，皆会回送一确认信号(Acknowledge, ACK)以
的方式来进行传送，但传送类型的寄存器状态需设为低电位(O)。媒体存取控 制器10在收到确认信号后，将准备状态的寄存器状态设定为高电位(l)，如 此，方能确认已存取寄存器数据，以达确实执行存取寄存器的目的。上述传 送方式是本发明的一实施例，但不局限于此方式。
请参阅图8，为本发明的另一实施例的方块图。如图所示，本发明的存 取寄存器的数据的电路可应用于实体层存取实体层的寄存器数据，例如一 网 络系统包括一第一交换装置40与一第二交换装置50，并通过一光纤将两者予以耦接。当网络线路出现问题时(例如是第二交换装置50出现问题)， 可藉由图5的序列式命令数据的传输方式来让使用者通过位于机房的第一交 换装置40得知以及读写第二交换装置50的媒体存取控制器54的寄存器，如 此，不但可轻易得知第二交换装置50的状态，更可直接藉由读写第二交换装 置50的寄存器，以排除第二交换装置50的问题。
综上所述，本发明的存取寄存器的数据的电路与方法，其藉由第一网络 装置依据多个命令数据产生序列式命令数据，并在数据包间隙来输出序列式 命令数据至第二网络装置，以存取第二网络装置的寄存器数据，如此，可不 需通过控制数据时钟/控制数据输入输出接口，即可存取寄存器数据，而达成 简化电^各的目的。
惟以上所述者，仅为本发明的一实施例而已，并非用来限定本发明实施 的范围，举凡依本发明申请专利范围所述的形状、构造、特征及精神所为的 均等变化与修饰，均应包含在本发明的申请专利范围内。
权利要求
1.一种网络装置，包含一传送接收处理单元，接收至少一命令，依据该至少一命令以产生一序列式命令数据；以及一传送接收接口，耦接该传送接收处理单元，接收该序列式命令数据以及多个数据包数据，并将该序列式命令数据以及该多个数据包数据进 行传送；其中，该序列式命令数据安插于所述数据包数据间的间隙。
2. 如权利要求1所述的网络装置，其中，该传送接收处理单元对该序列式命令数据予以进行分割以使得该序列式命令数据可安插入所述数据包数据 间的间隙。
3. 如权利要求l所述的网络装置，其中，该传送接收接口为一串行/解串 行接口或是一媒体独立接口 。
4. 如权利要求1所述的网络装置，其中，该序列式命令数据被传送后， 且该传送接收处理单元在一预定时间内未收到一确认信号，则会重新传送该 序列式命令数据。
5. 如权利要求1所述的网络装置，其符合一以太网络规范。
6. 如权利要求1所述的网络装置，其中，该网络装置为一媒体存取控制器或是一实体层装置。
7. 如权利要求1所述的网络装置，其中，该至少一命令源自于一主机。
8. —种网络装置，包含一传送接收接口，接收多个数据包数据以及一序列式命令数据，其中， 该序列式命令数据位于所述数据包凄t据间的间隙；一传送接收处理单元，耦接该传送接收接口，依据该序列式命令数据以 产生至少一命令；以及一逻辑电路，接收该至少一命令，并依据该至少一命令进行相对应的运作。
9. 如权利要求8所述的网络装置，其中，该序列式命令数据分布于所述 数据包数据间的间隙，该传送接收处理单元对该序列式命令数据予以进行整 合还原。
10. 如权利要求8所述的网络装置，其中，该传送接收接口为一串行/解 串行接口或是一々某体独立接口 。
11. 如权利要求8所述的网络装置，其中，该传送接收处理单元在接收该序列式命令数据后，会产生一确认信号，并藉由该传送接收接口传送出该确 认信号。
12. 如权利要求8所述的网络装置，器符合以太网络规范。
13. 如权利要求8所述的网络装置，其中，该网络装置为一媒体存取控制 器或是一实体层装置。
14. 如权利要求8所述的网络装置，其中，依据该至少一命令进行相对应 的运作包含对该网络装置的寄存器进行读取或写入的动作。
15. —种应用于一网络装置的传送方法，包含 依据至少 一命令而产生 一序列式命令数据；安插该序列式命令数据以符合多个数据包数据间的间隙；以及传送该序列式命令数据与该多个数据包数据；其中，该序列式命令数据分布于该多个数据包数据的间隙。
16. 如权利要求15所述的方法，还包含对该序列式命令数据予以进行分割，以使得该序列式命令数据可安插入 所述数据包数据间的间隙。
17. 如权利要求15所述的方法，还包含在一预定时间内未收到 一确认信号时，则对该序列式命令数据予以进 行重新传送。
18. 如权利要求15所述的方法，其中，该至少一命令可源自于一主机。
19. 如权利要求15所述的方法，其中，所述数据包数据的传输协议符合 一以太网络协议。
20. 如权利要求15所述的方法，其中，该网络装置为一媒体存取控制器 或是一实体层装置。
21. —种应用于一网络装置的接收方法，包含接收多个数据包数据与一序列式命令数据，其中，该序列式命令数据被 分布于所述数据包数据间的间隙；依据该序列式命令数据而产生至少一命令；以及 依据该至少 一命令来进行至少 一相对应的运作。
22. 如权利要求21所述的方法，其中，该至少一相对应的运作包含对该 网络装置的至少 一寄存器进行读取或是写入的动作。
23. 如权利要求21所述的方法，还包含对分布于所述数据包数据间的间隙的该序列式命令数据予以进行整合还原。
24. 如权利要求21所述的方法，还包含当接收到该序列式命令数据后，会通过一传送接收接口传送一确认信号。
25. 如权利要求21所述的方法，其中，所述数据包数据的传输协议符合 一以太网络协议。
26. 如权利要求21所述的方法，其中，该网络装置是一媒体存取控制器 或是一实体层装置。
全文摘要
本发明涉及一种网络装置及其传输方法，其包含有一第一网络装置与一第二网络装置。第一网络装置依据至少一命令而产生一序列式命令数据，并在输出所述数据包数据至第二网络装置时，安插序列式命令数据于所述数据包数据间的间隙并予以传送至第二网络装置。第二网络装置依据所接收的序列式命令数据存取第二网络装置的寄存器的数据。如此可简化传输电路、提高散热效率与确保传输信号无误的目的，且可确实读取寄存器数据。
文档编号H04L1/00GK101304296SQ200710102879
公开日2008年11月12日 申请日期2007年5月11日 优先权日2007年5月11日
发明者袁国华 申请人:瑞昱半导体股份有限公司