专利名称：用于在通信系统中接收信号的装置和方法
技术领域：
本发明涉及用于在通信系统中接收信号的装置和方法，更具体来说，涉及用于在利用非二进制低密度奇偶校验(Low Density Parity Check，LDPC)码的通信系统中接收信号的装置和方法，其在最小化执行校验节点(checknode)操作所需的存储容量(memory capacity)的同时解码该非二进制LDPC码。
背景技术：
由于分组业务通信系统适用于传输大量数据，因此已从分组业务通信系统中演化出了下一代通信系统，以用于将突发分组数据发送至多个移动站(MS)。另外，下一代通信系统在考虑将非二进制LDPC码和turbo码一起作为信道码。非二进制LDPC码被公认为在高速数据传输中具有出色的性能增益，并且其通过有效地对由传输信道中的噪声所引起的误差进行校正而有利地增强了数据传输的可靠性。必定考虑使用非二进制LDPC码的下一代通信系统的示例包括IEEE(电气和电子工程师协会)802.16e通信系统、IEEE802.11n通信系统等。
现在将参考图1对利用非二进制LDPC码的普通通信系统中的信号发送装置的结构进行说明。
图1是示出利用非二进制LDPC码的普通通信系统中的信号发送装置的结构的框图。参见图1，信号发送装置包括编码器111、调制器113和发射机115。首先，如果在信号发送装置中出现将被发送的消息向量s，那么将该消息向量s递送至编码器111。编码器111生成码字向量c，即，通过以预定编码方案编码该消息向量s而生成的非二进制LDPC码字，接着将生成的码字向量c输出至调制器113。这里，所述预定编码方案对应于非二进制LDPC编码方案。调制器113通过以预定调制方案对码字向量c进行调制来生成调制向量m，接着将生成的调制向量m输出至发射机115。在那里，发射机115输入从调制器113输出的调制向量m，并对输入的调制向量m执行发送信号处理，接着通过天线将处理后的调制向量m发送至信号接收装置。
接下来将参考图2对利用非二进制LDPC码的普通通信系统中的信号接收装置的结构进行说明。
图2是示出利用LDPC码的普通通信系统中的信号接收装置的结构的框图。参见图2，该信号接收装置包括接收机211、解调器213以及解码器215。首先，通过信号接收装置的天线接收由信号发送装置发送的信号，并将接收到的信号递送至接收机211。接收机211对接收到的信号执行接收信号处理，由此生成接收向量r，接着将处理后生成的接收向量r输出至解调器213。在那里，解调器213输入从接收机211输出的接收向量r，通过以解调方案对输入的接收向量r进行解调来生成解调向量x，该解调方案与应用到信号发送装置的调制器，即调制器113的调制方案相对应，接着解调器213将生成的解调向量x输出至解码器215。在那里，解码器215输入从解调器213输出的解调向量x，以解码方案对输入的解调向量x进行解码，该解码方案与应用到信号发送装置的编码器，即编码器111的编码方案相对应，接着，解码器215输出解码后的解调向量x，以作为最终恢复的消息向量s。这里，所述解码方案，即LDPC方案，是利用基于和积(sum-product)算法的迭代解码算法的方案。以下将对和积算法进行详细描述。
二进制LDPC码是一种由奇偶校验矩阵定义的码，在该奇偶校验矩阵中，大部分元素的值为0，但是少数的其余元素具有非零值，例如值为1。因此，构成二进制LDPC码的奇偶校验矩阵的所有元素的值为0或1。与之相反，构成非二进制LDPC码的奇偶校验矩阵的所有元素为次数为q(order q)的Galois域中的元素(下文中称为“GF(q)”)。这里，GF(q)中的“q”表示GF的次数，并且q＝2p。因此，非二进制LDPC码是由这样的奇偶校验矩阵定义的码，在该奇偶校验矩阵中，大部分元素的值为0，但是少数其余元素为非零元素，例如GF(q)的元素。
此外，非二进制LDPC码的码字C是长度为N并且包括GF(q)的元素的向量，并且，其满足等式(1)Σj=1Nhjici=0,∀j∈{1,...,M}---(1)]]>在等式(1)中，hij表示在非二进制LDPC码的奇偶校验矩阵的第j列和第i列上存在的元素，cj表示码字C的第i个元素，M表示奇偶校验矩阵的行数，N表示奇偶校验矩阵的列数。
如果假设奇偶校验矩阵的第j列包括三个非零元素，并且这三个非零元素分别是hji1，hji2，hji3，那么由等式(2)给出该奇偶校验矩阵(hji1⊗ci2)⊕(hji2⊗ci2)⊕(hji3⊗ci3)=0---(2)]]>在等式(2)中，_表示在GF(q)上的加法运算(additive operation)，_表示在GF(q)上的乘法运算(multiplicative operation)。
通常，使用多项式表示法作为表示GF(2p)的元素的方案。GF(2p)的系数从在GF(2)中定义的p次(pth)不可约多项式中生成，并且用在GF(2)中定义其系数的(p-1)次多项式来表示GF(2p)的所有元素。现在将用GF(24)作为例子来描述GF(2p)。
首先，从四次不可约多项式p(x)＝x4+x+1中生成GF(24)。这里，如果假设四次不可约多项式p(x)＝x4+x+1的根是α，则GF(24)的所有元素等于{0，1，α，α2，α3，…，α14}。此外，GF(24)的所有元素可以由至多三次多项式a3x3+a2x2+a1x+a0来表示，该三次多项式的系数在GF(2)中定义。
在下面的表1中示出了GF(24)的所有元素{0，1，α，α2，α3，...，α14}、多项式系数{a3，a2，a1，a0}以及与其相应的十进制表示。
表1
另外，可以利用二分图(bipartite graph)来表示LDPC码，二分图可由变量节点(variable node)，校验节点(check node)，以及将变量节点和校验节点相互连接的边(edge)来表示。
此外，通过使用基于和积算法的迭代解码算法，可以在二分图上对LDPC码进行解码。这里，和积算法是一种消息传递算法(message passingalgorithm)，消息传递算法是指这样一种算法，其中消息通过边在二分图上交换，并根据输入到变量节点或校验节点的消息来计算和更新输出消息。也就是，由于用于解码LDPC码的解码器使用基于和积算法的迭代解码算法，因此其比用于解码turbo码的解码器更加简单，并且可以容易地实现为并行处理解码器。
在GF(2p)中定义的非二进制LDPC码的二进制二分图中，变量节点是GF(2p)的随机变量，并且通过边传递的消息是大小为2p的向量。包含在大小为2p的向量中的每个元素表示该随机变量具有GF(2p)的2p个元素中的每一个元素的概率。
现在将参考图3对非二进制LDPC码中利用边的值的消息向量的置换(permutation)进行说明。
图3示出了普通非二进制LDPC码中利用边的值的消息向量的置换。参见图3，变量节点i和校验节点j由边连接，并且连接变量节点i和校验节点j的边具有值hji，其中hji是GF(2p)的元素。值得一提的是，连接变量节点i和校验节点j的边具有值hji意味着，在GF(2p)中定义的奇偶校验矩阵的第j列和第i列上存在的元素是hji。这里，通过连接变量节点i和校验节点j的边传递的消息是大小为2p的向量，并且包括在该大小为2p的消息向量中的每个元素{P0，...，Pq-1}表示变量节点i具有GF(2p)的每个元素的概率。利用边的值hji置换消息向量，并且包含在置换后的消息向量中的元素依次变为{P0×hji，...，P(q-1)×hji}。在此，乘法运算被定义在GF(2p)上，并且十进制数{0，1，...，q-1}表示通过上面的表1所示的多项式表示法表示的GF(2p)的元素。
现在将参考图4说明在利用和积算法解码非二进制LDPC码的情况下解码器的内部结构。
图4是示出用于解码普通非二进制LDPC码的解码器的内部结构的框图。在解释图4之前，应当注意，尽管解码器通常包括校验节点处理单元和变量节点处理单元，但是在图4中仅示出了解码的校验节点处理单元的结构。参见图4，解码器中的节点处理单元包括第一混洗网络(shuffle network)处理单元410，校验节点处理器440和第二混洗网络处理单元470。
第一混洗网络处理单元410包括多个乘法器，例如，dc个乘法器，即乘法器411-1至乘法器411-dc，以及多个FFT(快速傅立叶变换)单元，例如，dc个FFT单元，即FFT单元413-1至FFT单元413-dc。
第二混洗网络处理单元470包括多个IFFT(逆快速傅立叶变换)单元，例如，dc个IFFT单元，即IFFT单元471-1至IFFT单元471-dc，以及多个乘法器，例如，dc个乘法器，即乘法器473-1至乘法器473-dc。
现在将以非二进制LDPC码的奇偶校验矩阵中的第j个校验节点作为例子对校验节点处理单元的操作进行描述。这里，假定第j个校验节点的度(degree)为dc。
首先，如果假设输入至第一混洗网络处理单元410的输入消息为xi1，xi2，...xid，那么输入消息xi1，xi2，...xid就是从变量节点传递至校验节点的消息，并且每个输入消息xi1，xi2，...xid是大小为2p的向量。输入消息xi1，xi2，...xid被分别输入到乘法器411-1，乘法器411-2，乘法器411-3，...，以及乘法器411-dc中。
乘法器411-1至乘法器411-dc中的每一个执行在GF(2p)上的每个输入消息向量xi1，xi2，...xid与奇偶校验矩阵的每个边值hji1，hji2，...，hjid的乘法。然而，由于输入消息不是GF(2p)上的元素，而是表示具有GF(2p)中的元素的概率，因此乘法器411-1至乘法器411-dc中的每一个实际上执行对每个输入消息xi1，xi2，...xid的置换。这里，需要2p×2p个单元存储器来存储置换信息。此外，由于每个单元存储器包括p比特，因此需要能够存储总共2p×2p×p比特的存储容量来存储置换信息。
置换之后，乘法器411-1至乘法器411-dc中的每一个将每个置换后的输入消息xi1，xi2，...xid输出至FFT单元413-1至FFT单元413-dc之一。在那里，FFT单元413-1至FFT单元413-dc中的每一个输入由乘法器411-1至乘法器411-dc中每一个所输出的信号，对输入的信号执行FFT，然后将经过快速傅立叶变换的信号输出至校验节点处理器440。这里，输入到FFT单元413-1至FFT单元413-dc中的每一个的信号是如上面表1中所定义的用多项式法表示的每个元素的概率。此外，在FFT单元413-1至FFT单元413-dc中的每一个中执行的FFT并不是普通的FFT，而是在GF(2p)上执行的FFT，其与快速Hadamard变换(“FHT”)相同。
校验节点处理器440将从FFT单元413-1至FFT单元413-dc中的每一个输出的信号输入到其中，执行校验节点操作，然后将相应的结果输出到IFFT单元471-1至IFFT单元471-dc中的每一个。IFFT单元471-1至IFFT单元471-dc中的每一个将从校验节点处理器440输出的信号输入到其中，对输入的信号执行IFFT，并将经逆快速傅立叶变换后的信号输出到乘法器473-1、乘法器473-2、乘法器473-3、...、以及乘法器473-dc中的每一个。这里，在IFFT单元471-1至IFFT单元471-dc中的每一个中执行的IFFT不是普通的IFFT，而是在GF(2p)上执行的IFFT。此外，IFFT单元471-1至IFFT单元471-dc中的每一个与FFT单元413-1至FFT单元413-dc中的每一个具有相同的结构，除了其输出被缩小到1/2p倍(scaled by 1/2p)。
乘法器473-1至乘法器473-dc中的每一个将从IFFT单元471-1至IFFT单元471-dc中的每一个输出的信号输入到其中，并执行GF(2p)上的输入信号与奇偶校验矩阵的每个边值hji1，hji2，...，hjid的逆元素hji1-1，hji2-1，...，hjid-1的乘法。这里，乘法器473-1至乘法器473-dc中的每一个实际上也是执行对从IFFT单元471-1至IFFT单元471-dc中的每一个输出的信号的置换，并且该置换对应于在每一个乘法器411-1至乘法器411-dc中执行的置换的逆。下文中，为了便于解释，将在乘法器473-1至乘法器473-dc中的每一个中执行的置换称为“逆置换”。因此，需要2p×2p个单元存储器来存储逆置换信息。此外，由于每个单元存储器包括p比特，结果需要能够存储总共2p×2p×p比特的存储容量来存储逆置换信息。由于可以从置换信息和逆置换信息中的一个提取出另一个，所以即使仅存储其中之一也是可以的。
如上所述，为了执行校验节点操作，需要能够存储2p×2p×p比特的存储容量来保存置换信息或逆置换信息。因此，非常需要一种解码器，其能够减少校验节点操作所需的存储容量。
发明内容
因此，提出本发明以至少解决出现在传统系统中的上述问题，并且本发明的一个方面是提供一种用于在利用非二进制LDPC码的通信系统中接收信号的装置和方法。
本发明的另一个方面是提供一种用于在使用非二进制LDPC码的通信系统中接收信号的装置和方法，其在最小化执行校验节点操作所需的存储容量的同时解码非二进制LDPC码。
为了实现这些方面，根据本发明的一个方面，提供一种用于在通信系统中接收信号的装置，该装置包括用于接收信号的接收机，以及用于以非二进制低密度奇偶校验(LDPC)解码方案对所接收到的信号进行解码的解码器，在所述非二进制LDPC解码方案中，通过指数表示法来表示Galois域的元素。
根据本发明的另一方面，提供一种用于在通信系统中接收信号的方法，该方法包括接收信号，以及以非二进制低密度奇偶校验(LDPC)解码方案对所接收到的信号进行解码，在该非二进制LDPC解码方案中，通过指数表示法来表示Galois域中的元素。
通过以下结合附图的详细描述，本发明的上述以及其它目的、特征和优点将变得更加清楚，附图中图1是示出在利用非二进制LDPC码的普通通信系统中的信号发送装置的结构的框图；图2是示出在利用非二进制LDPC码的普通通信系统中的信号接收装置的结构的框图；图3解释了普通非二进制LDPC码中利用边的值的消息向量的置换；图4是示出用于对普通非二进制LDPC码进行解码的解码器的内部结构的框图；以及图5是示出根据本发明的用于对非二进制LDPC码进行解码的解码器的内部结构的框图。
具体实施例方式
在下文中，将结合附图对本发明的优选实施例进行描述。应当注意，尽管在不同的附图中示出了相似的部件，但仍为相似的部件分配了相似的附图标记。另外，在以下描述中，当对此处结合的公知功能和配置进行详细描述会混淆本发明的主题时，将省略对它们的详细描述。此外，应当注意，将仅对对于理解根据本发明的操作来说非常重要的部分进行描述，而省略对除重要部分之外的部分的描述，以便不会混淆本发明的要点。
本发明提供了一种用于在利用非二进制低密度奇偶校验(LDPC)码的通信系统中接收信号的装置和方法，其在最小化执行校验节点操作所需的存储容量的同时解码非二进制LDPC码。本发明还提供一种用于在通信系统中接收信号的装置和方法，其对非二进制LDPC码进行解码，同时其利用指数表示法作为表示Galois域GF(q)的元素的方案，由此使执行校验节点操作所需的存储容量最小化。GF(q)中的“q”表示GF的次数，并且q＝2p。
如上面所提到的，在利用非二进制LDPC码的传统通信系统中，将多项式表示法用作表示GF(2p)的元素的方案。在这种情况下，当对非二进制LDPC码进行解码时，执行校验节点操作需要2p×2p×p比特的存储容量。因此，在本发明中，不采用多项式表示法，而是采用指数表示法来表示GF(2p)的元素，以将校验节点操作所需的存储容量减少到低于2p×2p×p比特的存储容量。现在将对本发明中提出的用指数表示法来表示GF(2p)的元素的方案进行描述。
首先，GF(2p)的所有元素为{0，1，α，α2，...，αq-2}。为了仅使用它们的指数来表示GF(2p)的所有元素，如果我们取GF(2p)的每个元素的以α为底的对数(logα)，就可以得到{-∞，0，1，2，...，q-2}。指数表示法是这样一种表示方案，其中，利用以这种方式获得的{-∞，0，1，2，...，q-2}来表示GF(2p)的所有元素。现在将以GF(24)为例对GF(2p)的指数表示法进行描述。这里，GF(24)是从四次不可约多项式p(x)＝x4+x+1生成的。并且，如果假设该四次不可约多项式p(x)＝x4+x+1的根为α，那么GF(24)的所有元素等于{0，1，α，α2，α3，...，α14}。此外，GF(24)的所有元素可以通过至多三次多项式a3x3+a2x2+a1x+a0来表示，该多项式的系数在GF(2)中定义。如果我们取GF(24)的每个元素{0，1，α，α2，α3，...，α14}的以α为底的对数(logα)，就可以得到{-∞，0，1，2，...，14}。这里，如果假设“-∞”被表示为“15”，那么GF(24)的所有元素{0，1，α，α2，α3，...，α14}、多项式系数{a3，a2，a1，a0}以及与其相对应的十进制表示如下表2所示。
表2
在表2中，{a3，a2，a1，a0}是通过将指数表示法的整数值转换成二进制值而获得的值。
如表2所示，当用指数表示法来表示GF(2p)的元素时，两个GF元素间的乘法运算变换成了简单的整数之间的加法运算，这可由等式(3)表示αi_αj＝αi+j→i_j＝i+jmod(q-1)-----------------------------------(3)在等式(3)中，“_”表示GF(q)上的乘法运算，“mod”表示模运算。
这样，当用指数表示法表示GF(q)的元素时，在如上述图3所示的通过使用基于和积算法的迭代解码算法来对非二进制LDPC码进行解码的过程中，校验节点操作所需要的存储容量被最小化。下文中，将参考图5对此进行详细描述。
图5是示出根据本发明的用于解码非二进制LDPC码的解码器的内部结构的框图。在解释图5之前，应当明白，尽管解码器通常包括校验节点处理单元和变量节点处理单元，但是，在图5中仅示出了解码的校验节点处理单元的结构。参见图5，解码器中的节点处理单元包括第一混洗网络处理单元510、校验节点处理器540和第二混洗网络处理单元570。
该第一混洗网络处理单元510包括多个乘法器，例如dc个乘法器，即乘法器511-1、乘法器511-2、乘法器511-3、...、和乘法器511-dc；多个交织器，例如dc个交织器，即，交织器513-1、交织器513-2、交织器513-3、...、和交织器513-dc；以及多个FFT(快速傅立叶变换)单元，例如，dc个FFT(快速傅立叶变化)单元，即，FFT单元515-1、FFT单元515-2、FFT单元515-3、...、和FFT单元515-dc。
第二混洗网络处理单元570包括多个IFFT(逆快速傅立叶变换)单元，例如，dc个IFFT单元，即IFFT单元571-1、IFFT单元571-2、IFFT单元571-3、...、和IFFT单元571-dc；多个解交织器，例如，dc个解交织器，即，解交织器573-1、解交织器573-2、解交织器573-3、...、和解交织器573-dc；和多个乘法器，例如，dc个乘法器，即，乘法器575-1、乘法器575-2、乘法器575-3、...、和乘法器575-dc。
现在将以非二进制LDPC码的奇偶校验矩阵中的第j个校验节点为例对校验节点处理单元的操作进行描述。这里，假定第j个校验节点的度为dc。
首先，如果假设输入至第一混洗网络处理单元510的输入消息为xi1，xi2，...，xid，那么输入消息xi1，xi2，...xid就是从变量节点传递至校验节点的消息，并且每个输入消息xi1，xi2，...xid是大小为2p的向量。输入消息xi1，xi2，...xid被分别输入到乘法器511-1、乘法器511-2、乘法器511-3、...、和乘法器511-dc中。
乘法器511-1至乘法器511-dc中的每一个执行GF(2p)上的每个输入消息向量xi1，xi2，...xid与奇偶校验矩阵的每个边值hji1，hji2，...，hjid的乘法。这里，边值hji表示GF(2p)的元素，其具有连接变量节点i和校验节点j的边，并且连接变量节点i和校验节点j的边具有值hji的说法意味着在GF(2p)中定义的奇偶校验矩阵的第j列和第i列上存在的元素为hji。然而，由于输入消息不是GF(2p)中的元素，而是表示具有GF(2p)中的元素的概率，因此每个乘法器511-1、乘法器511-2、乘法器511-3、...、和乘法器511-dc实际上是执行对每个输入消息xi1，xi2，...xid的置换。这里，在采用指数表示法的情况下，如等式(3)所示，由于对GF(2p)中的元素的乘法被实现为mod(q-1)的加法，所以对GF(2p)中的元素来讲，所述置换通过大小为(q-1)的移位寄存器来实现。
在置换之后，乘法器511-1至乘法器511-dc中的每一个将每个置换后的输入消息xi1，xi2，...xid输出至交织器513-1至交织器513-dc中的每一个。在那里，交织器513-1至交织器513-dc中的每一个将从乘法器511-1至乘法器511-dc中的每一个输出的信号输入到其中，以预定的交织方案中对该输入信号进行交织，然后将交织后的信号输出至FFT单元515-1至FFT单元515-dc中的每一个。这里，由于在FFT单元515-1至FFT单元515-dc中的每一个中执行的FFT是基于这样一种假设，即GF(2p)的元素是用多项式表示法来表示的，所以，交织器513-1至交织器513-dc中的每一个执行交织操作，以便将已经用指数表示法表示的GF(2p)中的元素再次用多项式表示法来表示。以下的表3示出了分别由多项式表示法(如表1所示)和指数表示法(如表3所示)表示的十进制数。
表3
如表3所示，在GF(24)的情况下，需要16个单元存储器来存储关于交织器执行的交织的信息。并且，由于每个单元存储器包括4比特，所以需要总共16×4比特的存储容量来存储交织信息。因此，在GF(2p)的情况下，需要每个由4比特构成的2p个单元存储器来存储关于交织器执行的交织的信息，并且因此需要总共2p×p比特的存储容量来存储交织信息。
结果是，在传统的校验节点处理单元中存储置换信息需要2p×2p×p比特的存储容量，而在根据本发明的节点处理单元中，则是通过大小为(q-1)的移位寄存器以及需要2p×p比特存储容量的交织器来实现对置换信息的存储，从而减少了所需的存储容量。
此外，每个FFT单元515-1、FFT单元515-2、FFT单元515-3、...、和FFT单元515-dc将从每个交织器513-1、交织器513-2、交织器513-3、...、和交织器513-dc输出的信号输入到其中，并对输入信号执行FFT，然后将经过快速傅立叶变换的信号输出至校验节点处理器540。这里，输入到每个FFT单元515-1、FFT单元515-2、FFT单元515-3、...、以及FFT单元515-dc的信号是如上述表2所定义的用指数表示法表示的元素的概率。并且，在每个FFT单元515-1、FFT单元515-2、FFT单元515-3、...、以及FFT单元515-dc中执行的FFT不是普通的FFT，而是在GF(2p)上执行的FFT，其与FHT相同。
校验节点处理器540将从每个FFT单元515-1、FFT单元515-2、FFT单元515-3、...、以及FFT单元515-dc输出的信号输入到其中，执行校验节点操作，然后将相应的结果输出至每个IFFT单元571-1、IFFT单元571-2、IFFT单元571-3、...、以及IFFT单元571-dc。每个IFFT单元571-1、IFFT单元571-2、IFFT单元571-3、...、以及IFFT单元571-dc将从校验节点处理器540输出的信号输入到其中，对输入的信号执行IFFT，并将经过逆快速傅立叶变换的信号输出至每个解交织器573-1、解交织器573-2、解交织器573-3、...、以及解交织器573-dc。这里，在每个IFFT单元571-1、IFFT单元571-2、IFFT单元571-3、...、以及IFFT单元571-dc中执行的IFFT不是普通的IFFT，而是在GF(2p)上执行的IFFT。此外，每个IFFT单元571-1、IFFT单元571-2、IFFT单元571-3、...、以及IFFT单元571-dc具有与每个FFT单元515-1、FFT单元515-2、FFT单元515-3、...、以及FFT单元515-dc相同的结构，除了其输出被缩小到1/2p倍。
每个解交织器573-1、解交织器573-2、解交织器573-3、...、以及解交织器573-dc将从每个IFFT单元571-1、IFFT单元571-2、IFFT单元571-3、...、以及IFFT单元571-dc输出的信号输入至其中，以预定的解交织方案对输入信号进行解交织，然后将解交织的信号输出至每个乘法器575-1、乘法器575-2、乘法器575-3、...、以及乘法器575-dc。这里，在每个解交织器573-1、解交织器573-2、解交织器573-3、...、以及解交织器573-dc中所使用的解交织方案是与在每个交织器513-1、交织器513-2、交织器513-3、...、以及交织器513-dc中所使用的交织方案相对应的解交织方案。即，由于采用多项式表示法来表示从每个IFFT单元571-1、IFFT单元571-2、IFFT单元571-3、...、以及IFFT单元571-dc输出的信号，因此每个解交织器573-1、解交织器573-2、解交织器573-3、...、以及解交织器573-dc执行解交织操作以便再次用指数表示法来表示信号。
每个乘法器575-1、乘法器575-2、乘法器575-3、...、以及乘法器575-dc将从每个解交织器573-1、解交织器573-2、解交织器573-3、...、以及解交织器573-dc输出的信号输入至其中，并且执行GF(2p)上的输入信号与奇偶校验矩阵的每个边值hji1，hji2，...，hjid的逆元素hji1-1，hji2-1，...，hjid-1的乘法。这里，每个乘法器575-1、乘法器575-2、乘法器575-3、...、以及乘法器575-dc实际上也是执行对从每个解交织器573-1、解交织器573-2、解交织器573-3、...、以及解交织器573-dc输出的信号的置换，并且该置换对应于在每个乘法器511-1、乘法器511-2、乘法器511-3、...、以及乘法器511-dc中执行的置换的逆。在下文中，为了便于说明，将在每个乘法器575-1、乘法器575-2、乘法器575-3、...、乘法器575-dc中执行的置换称作“逆置换”。因此，对GF(2p)中的元素的逆置换也是通过(q-1)大小的移位寄存器来实现的。由于可以从置换信息和逆置换信息中的一个提取出另一个，因此可以仅存储其中之一。
如上所述，传统上存储置换信息需要2p×2p×p比特存储容量，而在本发明中，则是利用(q-1)大小的移位寄存器以及需要2p×p比特存储容量的交织器来实现对置换信息的存储，并且，传统上存储逆置换信息需要2p×2p×p比特的存储容量，而在本发明中则是通过(q-1)大小的移位寄存器和需要2p×2p×p比特存储容量的解交织器来实现对逆置换信息的存储，由此使得执行校验节点操作所需的存储容量最小化。
如上所述，根据本发明，通过在利用非二进制LDPC码的通信系统中用指数表示法来表示GF(q)的元素，可以最小化在用于解码非二进制LDPC码的解码器中执行校验节点操作所需的存储容量。
尽管已经参照特定优选实施例描述和示出了本发明，但对于本领域技术人员来讲，应该明白在不背离由所附权利要求所限定的本发明的精神和范围的情况下，各种形式上和细节上的改变都是可以的。
权利要求
1.一种用于在通信系统的信号接收装置中接收信号的方法，该方法包括接收信号；和以非二进制低密度奇偶校验(LDPC)解码方案对接收到的信号进行解码，在该非二进制LDPC解码方案中，通过指数表示法来表示Galois域的元素。
2.如权利要求1所述的方法，其中，所述非二进制LDPC解码方案包括校验节点操作，在该校验节点操作中，通过指数表示法来表示Galois域的元素。
3.如权利要求1所述的方法，其中，以所述非二进制LDPC解码方案对接收到的信号进行解码包括通过指数表示法来表示输入到任意校验节点的多个消息，并且将所述消息置换成置换后的信号；通过多项式表示法来表示该置换后的信号，并交织该信号；在Galois域上对交织后的信号进行快速傅立叶变换；执行对经快速傅立叶变换后的信号的校验节点操作；对经过了校验节点操作的信号进行逆快速傅立叶变换；通过指数表示法来表示经逆快速傅立叶变换后的信号，并解交织该信号；以及以与置换所述消息相对应的方案逆置换解交织后的信号。
4.如权利要求3所述的方法，其中，所述指数表示法对应于一种方案，在该方案中，仅检测Galois域GF(2p)的所有元素的指数，并且仅仅利用检测到的指数来表示Galois域GF(2p)的所有元素。
5.如权利要求4所述的方法，其中，所述Galois域GF(2p)是Galois域GF(24)，并且，当通过至多三次多项式a3x3+a2x2+a1x+a0来表示Galois域GF(24)的所有元素时，系数在GF(2)中定义，Galois域GF(24)的所有元素{0，1，α，α2，α3，...，α14}、多项式系数{a3，a2，a1，a0}以及与其相应的十进制表示表示如下
6.权利要求5所述的方法，其中，通过多项式表示法来表示置换后的信号并交织该信号包括通过如下表所示的多项式表示法来表示该置换后的信号并交织该信号
。
7.一种用于在通信系统中接收信号的装置，该装置包括接收机，用于接收该信号；和解码器，用于以非二进制低密度奇偶校验(LDPC)解码方案对接收到的信号进行解码，在该非二进制LDPC解码方案中，通过指数表示法来表示Galois域的元素。
8.权利要求7所述的装置，其中，所述非二进制LDPC解码方案包括校验节点操作，在该校验节点操作中，通过指数表示法来表示Galois域的元素。
9.如权利要求8所述的装置，其中，所述解码器包括多个乘法器，用于通过指数表示法来表示输入到任意校验节点的多个消息，并将该消息置换成置换后的信号；多个交织器，用于通过多项式表示法来表示该置换后的信号，并交织该信号；多个快速傅立叶变换单元，用于在Galois域上对交织后的信号进行快速傅立叶变换；校验节点处理器，用于执行对经快速傅立叶变换后的信号的校验节点操作；多个逆FFT单元，用于对经过了校验节点操作的信号进行逆快速傅立叶变换；多个解交织器，用于通过指数表示法来表示经逆快速傅立叶变换后的信号，并解交织该信号；和多个乘法器，用于以与置换所述消息相对应的方案逆置换解交织后的信号。
10.如权利要求9所述的装置，其中，所述指数表示法对应于一种方案，在该方案中，仅检测Galois域GF(2p)的所有元素的指数，并且仅仅利用检测到的指数来表示Galois域GF(2p)的所有元素。
11.如权利要求10所述的装置，其中，所述Galois域GF(2p)是Galois域GF(24)，并且，当通过至多三次多项式a3x3+a2x2+a1x+a0来表示Galois域GF(24)的所有元素时，在GF(2)中定义系数，Galois域GF(24)的所有元素{0，1，α，α2，α3，...，α14}、多项式系数{a3，a2，a1，a0}以及与其相应的十进制表示表示如下
。
12.如权利要求11所述的装置，其中，所述多个交织器通过如下表所示的多项式表示法来表示置换后的信号并交织该信号
。
全文摘要
本发明公开了一种用于在通信系统中接收信号的装置，其接收信号，并以非二进制低密度奇偶校验(LDPC)解码方案对接收到的信号进行解码，在该非二进制LDPC解码方案中，用指数表示法来表示Galois域的元素，由此在解码非二进制LDPC码时，使校验节点操作所需的存储容量最小化。
文档编号H04L1/00GK101079646SQ200710129229
公开日2007年11月28日 申请日期2007年2月25日 优先权日2006年2月22日
发明者朴圣恩, 林治雨, 蒂里·莱斯塔布尔, 朴东植, 金宰烈 申请人:三星电子株式会社