专利名称：集成的锁相环和网络phy或开关的制作方法
集成的锁相环和网络PHY或开关发明领域本发明涉及数字通信领域，尤其是，涉及分组交换网络。 发明背景由于传统的电路电话交换网迁移到分组交换网络，存在许多需要 同步的应用，诸如，传统的时分多路复用(TDM)服务、蜂窝基站等等。在当今的网络环境下发现在分布式网络中定时同步是决定性的。 由于网络服务继续增加，随着给系统和应用提供精确的时间涉及的挑 战也增加。在传统的网络中，同步是由同步数字分级(SDH)网络传输和分配 的。由于网络演变，具有TDM接口(即，STM-N)的传统设备与十亿比 特以太网接口混合。涌现的技术，诸如CES(电路模拟服务)被设计成 能在异步网上传输同步电路，诸如，T1/E1。这种类型的技术需要在 分组网上传输精确的时钟信息。在分组网中，存在若干用于将时钟或者定时信号从一个节点传输 到另一个的方法。基于数据分组的方法是基于在网络上传送的数据分 组的抵达时间。 一种供选择的解决方案是使用同步以太网，其中实际 的线路时钟可锁定到一个外部基准源。同步以太网技术允许服务提供者在单个会聚的高带宽同步以太 网链路上传送时间敏感的服务，诸如，语音和视频。传统的专用介质全双向的以太网连续不断地传送。这些信号的该物理层发射机时钟源自于廉价的+/- 100ppm晶体，并且接收机锁定到 此。由于数据被分成包并且可以被缓存，不需要长期的频率稳定度。 因为相同的原因，不需要在网络的不同的节点之间的不同的链路的频 率之间的相容性。在同步以太网技术中，通过以可追踪到主基准时钟的频率源代替 传统的以太网的晶体，该物理层发射机时钟源自于高质量基准频率。 这个变化不影响该以太网层的任何一个的工作。在该链路的另一端上 的该接收机自动地锁定到接收信号的物理层时钟，并且从而它本身可 以使用非常精确的和稳定的基准频率。这个接收机将其另一个端口的 传输时钟锁定到这个基准频率。通过在以太网中以主基准时钟馈给一个网络单元，并且在 SONET/SDH网络中以比较好巧妙地设计的标准形态的定时恢复电路 采用以太网PHY电路，理论上可以充分地建立时间同步网络。与TDM 网络不同，这个定时精度对于数据面的本征函数是不需要的，其可以 借助于相对不准确的和不相容的物理层时钟非常好地起作用。更合适 地，其对需要其的应用提供使用非常精确的和稳定的基准频率，诸如 蜂窝基站和TDMoIP网关。同步以太网解决方案的一个例子在图l中示出。层l可追踪的基准 被注入进数字锁相环路(DPLL)中。该DPLL包含一个集成的模拟锁相 环(APLL)以清除抖动。该DPLL提供漂移和抖动滤除，并且其将电信 时钟变换为以太网时钟。图2示出一个采用二个芯片解决方案的实施 例。虽然这种解决方案理论上允许在网络上传输定时，正如以上讨论 的，本申请人已经发现这种传送定时信息的方法对载波分级网络来说 是不适当的。发明概述令人惊讶地，本申请人已经发现，通过将锁相环内部地集成进物理接口(PHY)，就可以克服现有技术的问题，并且可以实现用于载波 分级网络足够的定时精度。借助于一个外部PLL使用以太网PHY和/ 或以太网开关，定时功能集成进以太网PHY和/或以太网开关中允许 在传统的同步以太网解决方案中不可利用的功能。本发明提供了一种 用于同步以太网的集成的解决方案，这里同步以太网锁相环(PLL)被 集成进PHY(物理接口)，或者被集成进以太网开关，或者它们完全被 集成在一起。因此，按照本发明，提供了一个用于连接到同步分组网的节点， 其中网络锁定到主基准源，包括用于连接到分组网的物理接口；用 于处理数据分组的分组开关；和用于产生定时信号的锁相环；和其中 所述锁相环被集成进物理接口或者分组开关中。以这种方法，可以借 助于单个设备提供用于同步以太网的解决方案。按照本发明的第二个方面，提供了一个供同步分组网使用的物理 接口，其中网络被锁定到主基准源，并且物理接口可以或者以主或者 以从属的模式操作，包括集成到单个芯片上，用于连接到分组网链路 的网络接口；用于从分组网链路恢复时钟信号的定时恢复单元；用于 产生供具有基准输入的接口使用的定时信号的锁相环；用于产生表示 是否所述物理接口是处于主或者从属模式之中的模式信号的模式信 号发生器；和多路复用器，该多路复用器用于取决于接口的模式状态， 将来自定时恢复单元的所述时钟信号，或者来自主基准源的外部信号 施加到所述基准输入。本发明可以采用与模拟和数字PLL结合的PHY。借助于一个外部PLL使用以太网PHY和/或以太网开关，定时功能集成进以太网PHY和/或以太网开关中允许使用当今的同步以太网解 决方案不可利用的功能。本发明还涉及一种在供同步分组网使用的接口上传输数据的方 法，其中网络被锁定到主基准源，并且物理接口可以或者以主或者以从属的模式操作，包括从进入的数据路径恢复接收的时钟信号；和 借助于锁相环产生用于输出数据路径的传送的时钟信号；和其中取决 于是否所述接口处于主或者从属模式之中，所述锁相环将主基准源或 者所述恢复的时钟信号作为其基准使用。附图
简要说明现在将基准伴随的附图仅通过举例来更详细地描述本发明，其中图l是示出同步以太网概念的示意图； 图2是现有技术解决方案的方框图；图3是一个实施例的方框图，其中同步以太网具有集成进PHY中 的PLL;图4是本发明的一个不同实施例的方框图； 图5是本发明的另一个实施例的方框图；和图6是示出在单个芯片上具有集成的锁相环的PHY的构成部分的方框图。优选实施例详细说明在同歩以太网中，多个节点是通过物理链路相互连接的。定时信 息在数据路径上通过物理层在节点之间传输，该物理层被锁定或者可 追踪到主基准源。该以太网的物理层因此用于传送同步信号。数据分组在包括物理链路的数据路径上从发送PHY被传送到接 收PHY。该发送PHY设置用于链路的定时。在接收PHY上，时钟信号 可以以与传统的SONET/SDH/PDH PLL类似的方式从进入的比特流 中产生。在是同步以太网链条的一部分的分组网中的每个节点仅仅依 靠物理层从上游节点恢复时钟，并且将该时钟分配给下游节点。该恢 复的时钟的性能与网络负荷无关，并且其不受与分组网有关的任何损 害(例如，排队、路径选择、包延迟变化等等)的影响。按照本发明的实施例，如图3所示，在单个芯片中，该锁相环路 在第一节点1上与十亿比特或者高速以太网PHY结合起来。在图3中， TDM干线10连接到集成的DPLL和APLL(模拟锁相环)以及PHY接口 12，这里PHY接口是作为在现有技术中已知的实际的以太网接口。该 PHY接口12经双向链路连接到以太网开关14。该PHY接口12依次连接到同步以太网16，该同步以太网16依次在 节点2上连接到类似的集成的PHY 18，该集成的PHY 18连接到以太网 开关20。 PHY 18连接到TDM干线22。如注意到的，该DPLL和APPL 在每个端上被集成进PHY中。在一个图4示出的供选择的实施例中，在一个芯片解决方案中， 一种可允许的变化是将以太网开关与同步以太网锁相环路集成。 一些 以太网端口还可以被集成在一个芯片中。在这种情况下，PHY24、 26 仍然是单独的。该以太网开关与DPLL和APLL结合起来。在图5示出的实施例中，在一个芯片上解决方案中，以太网开关、 锁相环路和PHY被集成在一起。 一些以太网端口还可以被集成在一个 芯片中。按照本发明的实施例，该定时功能提供与可追踪的基准同步的时 钟。该定时功能基于以太网PHY(主或者从属)的模式选择其基准。该定时功能也能够去检测何时其同步信源不再是可利用的，并且进入延 期模式。延期是该定时功能的操作，这里虽然其与一个给定的信源同步， 其保持到最后的频率上。该延期功能可以基于当其与给定的信源同步 时采集的历史上的频率数据。由于定时信息是由以太网的物理层传输的，该时钟信号可以以与传统的SONET/SDH/PDHPLL类似的方式从进入的比特流中产生。在 是同步以太网链条的一部分的分组网中的每个节点仅仅依靠物理层 从上游节点恢复时钟，并且将该时钟分配给下游节点。该恢复的时钟 的性能与网络负荷无关，并且其不受与分组网有关的任何损害(例如， 排队、路径选择、包延迟变化等等)的影响。在图6中，其示出一个按照本发明的集成的PHY的实施例， 一个 以太网PHY 60与定时功能模块90通信。该以太网PHY 60包括寄存器 62、数据处理模块64和定时恢复电路66。该定时恢复电路可以以类似 于SONET的方式使用常规的恢复技术恢复该时钟。该数据处理模块64连接到以太网MII接口 68 ，该以太网MII接口 68 依次连接到一个开关或者处理器(未示出)。MII是在IEEE802.3中定义 的以太网工业标准，其内容作为参考资料结合在此处。该数据处理单 元64连接到网络接口 70 ，该网络接口 70连接到 一个外部以太网链路。该定时恢复电路将一个恢复的时钟信号rx clk输出给定时功能模 块90，并且将一个输入提供给多路复用器72。这里具有连接到层l可 追踪的基准74的第二输入，层1可追踪的基准74可以源自于TDM网 络。当二个PHY互相连接的时候，它们自动协商以确定哪个是主机， 并且哪个是从属设备。集成进PHY中的定时恢复电路66输出一个内部 模式信号80，其表示是否PHY处于主或者从属模式之中，其是在初始建立期间在自动协商期间确定的。每个PHY因而工作在协商状态，并 且这是由施加于多路复用器72的选择输入端和同步状态处理单元78 的内部模式信号80表示的。将该PLL集成进PHY 12的优点之一是该 PLL可以使用这个信号，其对于一个外部PLL是不可利用的。该内部模式信号80被施加于多路复用器72的选择输入端，以取决 于是否PHY处于主或者从属模式之中，选择或者层l基准或者rx clk信 号作为一个到PLL 76的输入。该定时恢复电路66还输出给定时功能模块一个ssm(同步状态消 息)信号，其是在载波分级网络中发送定时必需的部分。这通过主PHY 正常地嵌入在数据路径的开销中。典型地，该从属PHY从由主机提供 的数据路径中恢复ssm信号和时钟。该同步状态处理器78从数据路径中提取ssm，并且确定是否该恢 复的时钟适合于用作该PLL的基准。如果同歩状态处理器78确定同歩 信源不再是可利用的，该同步状态处理单元78将PLL 76放置为延期模 式，因此，其保持其输出，例如基于历史数据。本发明还可以应用于家用网络。这可以在家庭内使用以支持家庭 联网同步。
权利要求
1、一个用于连接到同步分组网的节点，其中，网络锁定到主基准源，包括用于连接到分组网的物理接口；用于处理数据分组的分组开关；和用于产生定时信号的锁相环；以及其中所述锁相环被集成进物理接口或者分组开关中。
2、 如权利要求l所述的节点，其中，物理接口和所述分组开关集 成进具有所述锁相环的单个芯片中。
3、 如权利要求1 3任一所述的节点，其中，所述分组开关是以太 网开关。
4、 一个供同步分组网使用的物理接口，其中，网络被锁定到主 基准源，并且物理接口可以或者以主或者以从属模式操作，包括集成 到单个芯片上的网络接口，该网络接口用于连接到分组网链路；定时恢复单元，该定时恢复单元用于从分组网链路恢复时钟信号；锁相环，该锁相环用于产生供具有基准输入的接口使用的定时信号；模式信号发生器，该模式信号发生器用于产生表示所述物理接口 是否是处于主或者从属模式之中的模式信号；和多路复用器，该多路复用器取决于接口的模式状态，用于将来自 定时恢复单元的所述时钟信号，或者来自主基准源的外部信号施加到 所述基准输入。
5、 如权利要求4所述的物理接口，其中，当所述接口是主模式的时候，所述模式信号发生器控制所述多路复用器去选择所述主基准 源，并且当所述接口是从属模式的时候，去选择从分组网链路恢复的 所述时钟信号。
6、 如权利要求5所述的物理接口，其中，所述主基准源是可追踪 的层1基准。
7、 如权利要求5所述的物理接口，还包括同步状态处理单元，当 所述物理接口是处于从属模式并且失去同步之中的时候，该同步状态 处理单元用于将所述锁相环放置在延期模式。
8、 如权利要求7所述的物理接口，其中，所述同步状态处理单元 对插入输入数据的数据路径的头部中的同步状态消息信号起响应。
9、 如权利要求3所述的物理接口，其中，所述锁相环输出用于所 述接口的传输定时信号。
10、 如权利要求4所述的物理接口，还包括连接到所述网络接口 的数据处理单元和用于连接到开关或者处理器的第二接口。
11、 如权利要求10所述的物理接口，其中，所述第二接口是MII 接口。
12、 如权利要求4所述的物理接口，其中，所述锁相环是一个模 拟数字锁相环。
13、 如权利要求4所述的物理接口，其中，所述同步分组网是同 步以太网。
14、 一种在供同步分组网使用的接口上传输数据的方法，其中， 网络被锁定到主基准源，并且物理接口可以或者以主或者以从属的模 式操作，包括从进入的数据路径恢复接收的时钟信号；和借助于锁相环产生用于输出数据路径的传送的时钟信号；和 其中，取决于是否所述接口处于主或者从属模式之中，所述锁相 环将主基准源或者所述恢复的时钟信号作为其基准使用。
15、 如权利要求14所述的方法，其中，所述基准是由多路复用器 响应一个内部模式信号选择的。
16、 如权利要求14所述的方法，还包括当所述接口处于从属模式 之中的时候，在所述恢复的时钟信号中检测失去同步，并且响应失去 同步的检测，将所述锁相环放置为延期模式。
17、 如权利要求16所述的方法，其中，所述失去同步是从插入数据路径中的同步状态消息检测的。
全文摘要
本发明提供了一种连接到同步分组网的节点，该节点包括用于连接到分组网的分组开关和物理接口。用于同步的锁相环电路被集成进物理接口、分组开关或者两者中。
文档编号H04L7/033GK101222315SQ20071030207
公开日2008年7月16日 申请日期2007年12月21日 优先权日2006年12月21日
发明者丹尼尔·诺曼·加朗, 彼得·布尔克, 西尔瓦纳·贡萨拉·罗德里格斯, 路易丝·戈兰, 马蒙·阿布·塞义多 申请人:卓联半导体有限公司